講演名 | 2021-12-01 データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価 宮内 陽里(芝浦工大), 宇佐美 公良(芝浦工大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年、LSIのリーク電力の増大が問題となっており、その削減手法の1つに、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)素子を利用した不揮発性パワーゲーティング(NVPG:Non Volatile Power Gating)がある。NVPGでは、SRAMのような揮発性の記憶回路をMTJによって不揮発化することで、PGによってデータが保持出来ない問題を解決している。しかし、MTJは書き込みエネルギーが大きいという問題がある。そのため、本研究では、現在書き込まれている値と同値であればMTJへの書き込みをスキップする機能(DAS : Data Aware Store)を備えることにより、低消費エネルギーを実現するSRAMを提案し、65nmプロセスでのシミュレーション評価を行った。 |
抄録(英) | In recent years, the increase of leakage power in LSIs has become a problem, and one of the methods to reduce the leakage power is Non-Volatile Power Gating (NVPG) using Magnetic Tunnel Junction (MTJ) devices. In NVPG, volatile storage circuits such as SRAM are made non-volatile by MTJ, thereby solving the problem of data retention by PG. However, MTJ has a problem of high write energy. In this study, we proposed an SRAM with low energy consumption by equipping it with a function that skips writing to MTJ if the value is the same as the currently written value (DAS: Data Aware Store), and conducted simulation evaluation in a 65nm process. |
キーワード(和) | SRAM / パワーゲーティング / MTJ |
キーワード(英) | SRAM / Power-Gating / MTJ |
資料番号 | VLD2021-19,ICD2021-29,DC2021-25,RECONF2021-27 |
発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
研究会情報 | |
研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
---|---|
開催期間 | 2021/12/1(から2日開催) |
開催地(和) | オンライン開催 |
開催地(英) | Online |
テーマ(和) | デザインガイア2021 -VLSI設計の新しい大地- |
テーマ(英) | Design Gaia 2021 -New Field of VLSI Design- |
委員長氏名(和) | 小林 和淑(京都工繊大) / 高橋 寛(愛媛大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 中村 祐一(NEC) |
委員長氏名(英) | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Hiroshi Takahashi(Ehime Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Yuichi Nakamura(NEC) |
副委員長氏名(和) | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
副委員長氏名(英) | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
幹事氏名(和) | 兼本 大輔(大阪大学) / 宮村 信(NEC) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン) |
幹事氏名(英) | Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design) |
幹事補佐氏名(和) | / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) |
幹事補佐氏名(英) | / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
---|---|
本文の言語 | JPN |
タイトル(和) | データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価 |
サブタイトル(和) | |
タイトル(英) | MTJ-based non-volatile SRAM circuit with data-aware store control for energy saving |
サブタイトル(和) | |
キーワード(1)(和/英) | SRAM / SRAM |
キーワード(2)(和/英) | パワーゲーティング / Power-Gating |
キーワード(3)(和/英) | MTJ / MTJ |
第 1 著者 氏名(和/英) | 宮内 陽里 / Hisato Miyauchi |
第 1 著者 所属(和/英) | 芝浦工業大学(略称:芝浦工大) Shibaura Institute of Technology(略称:SIT) |
第 2 著者 氏名(和/英) | 宇佐美 公良 / Kimiyoshi Usami |
第 2 著者 所属(和/英) | 芝浦工業大学(略称:芝浦工大) Shibaura Institute of Technology(略称:SIT) |
発表年月日 | 2021-12-01 |
資料番号 | VLD2021-19,ICD2021-29,DC2021-25,RECONF2021-27 |
巻番号(vol) | vol.121 |
号番号(no) | VLD-277,ICD-278,DC-279,RECONF-280 |
ページ範囲 | pp.13-18(VLD), pp.13-18(ICD), pp.13-18(DC), pp.13-18(RECONF), |
ページ数 | 6 |
発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |