| 講演名 | 2021-10-11 DICEの相補性に基づくエッジトリガ型D-FF 松浦 徳己(千葉大), 難波 一輝(千葉大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年のVLSI(Very Large Scale IC)は微細化，高集積化，動作電圧の低下に伴いソフトエラーの発生確率が増加しており，地上レベルにおいても問題となっている．ソフトエラーとは回路に発生する一時的故障であり，放射線中に含まれる中性子線やα粒子に起因する．これらの放射線がVLSIに衝突すると過渡電流が生じ，臨界電荷量を超えると値の反転を引き起こすため問題となっている．現在までに様々な耐ソフトエラー技術が提案されているが，Dラッチ製造の容易性からマスタースレーブ型D-FFが主流であるため，提案されている耐ソフトエラー設計もラッチ単位であることが多い．そこで本稿では，DICEの相補性をエッジトリガ型D-FFに適用した構造を提案し，DICEを用いたマスタースレーブ型D-FFとの比較を行った．その結果，提案回路はソフトエラー耐性を持ち，消費電力，セットアップ時間において有用であることを示す． |
| 抄録(英) | In recent years, the probability of soft errors has been increasing due to the miniaturization, high integration, and low operating voltage of VLSI, and this has become a problem at the ground level. Soft errors are temporary failures that occur in circuits and are caused by neutrons and alpha particles contained in radiation. The soft errors are caused by neutrons and α-particles in the radiation, and are a problem because transient currents are generated when the radiation hits the VLSI, causing a value reversal when the critical charge level is exceeded. To date, various soft-error tolerance techniques have been proposed, but since master-slave D-FFs are the mainstream due to the ease of D-latch fabrication, the proposed soft-error tolerance designs are often latch-based. In this paper, we propose a structure that applies the complementarity of the DICE to edge-triggered D-FFs, and compare it with master-slave D-FFs using the DICE. The results show that the proposed circuit is useful in terms of soft error tolerance, power consumption, and setup time. |
| キーワード(和) | ソフトエラー / エッジトリガ型D-FF / DICE(Dual Interlocked Storage Cell) |
| キーワード(英) | Soft error / Edge-triggered D-FF / DICE(Dual Interlocked Storage Cell) |
| 資料番号 | CPSY2021-15,DC2021-15 |
| 発行日 | 2021-10-04 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | DC / CPSY / IPSJ-ARC |
|---|---|
| 開催期間 | 2021/10/11(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | HotSPA2021: アーキテクチャ，コンピュータシステム，ディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Architecture, Computer Systems, Dependable Computing, etc. (HotSPA202１) |
| 委員長氏名（和） | 高橋 寛(愛媛大) / 鯉渕 道紘(NII) / 井上 弘士(九大) |
| 委員長氏名（英） | Hiroshi Takahashi(Ehime Univ.) / Michihiro Koibuchi(NII) / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | 土屋 達弘(阪大) / 中島 耕太(富士通研) / 津邑 公暁(名工大) |
| 副委員長氏名（英） | Tatsuhiro Tsuchiya(Osaka Univ.) / Kota Nakajima(Fujitsu Lab.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
| 幹事氏名（和） | 新井 雅之(日大) / 難波 一輝(千葉大) / 井口 寧(北陸先端大) / 小川 周吾(日立) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yasushi Inoguchi(JAIST) / Shugo Ogawa(Hitachi) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | / 小林 諒平(筑波大) / 宮島 敬明(明大) |
| 幹事補佐氏名（英） | / Ryohei Kobayashi(Tsukuba Univ.) / Takaaki Miyajima(Meiji Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DICEの相補性に基づくエッジトリガ型D-FF |
| サブタイトル（和） | |
| タイトル（英） | Edge triggered D Flip-Flop using complementarity of DICE |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ソフトエラー / Soft error |
| キーワード(2)（和/英） | エッジトリガ型D-FF / Edge-triggered D-FF |
| キーワード(3)（和/英） | DICE(Dual Interlocked Storage Cell) / DICE(Dual Interlocked Storage Cell) |
| 第 1 著者 氏名（和/英） | 松浦 徳己 / Noriki Matsuura |
| 第 1 著者 所属（和/英） | 千葉大学(略称：千葉大) Chiba University(略称：Chiba Univ.) |
| 第 2 著者 氏名（和/英） | 難波 一輝 / Kazuteru Namba |
| 第 2 著者 所属（和/英） | 千葉大学(略称：千葉大) Chiba University(略称：Chiba Univ.) |
| 発表年月日 | 2021-10-11 |
| 資料番号 | CPSY2021-15,DC2021-15 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | CPSY-194,DC-195 |
| ページ範囲 | pp.19-24(CPSY), pp.19-24(DC), |
| ページ数 | 6 |
| 発行日 | 2021-10-04 (CPSY, DC) |