| 講演名 | 2021-10-19 暗号モジュールからのサイドチャネル漏洩評価に向けた効率の良い電源ノイズシミュレーション手法 門田 和樹(神戸大), 三木 拓司(神戸大), 永田 真(神戸大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 暗号プロセッサにおいて電源ノイズに起因するサイドチャネル情報漏洩が課題となっている。本稿ではSPICEシミュレーションによるサイドチャネル漏洩の評価を目的とした、効率の良いチップレベル電源ノイズモデリング手法を提案する。本手法では、まず、チップの電源パッドから解析対象コア付近の電源ノードまでの電源供給ネットワークをモデル化する。そして、作成した電源供給網モデルを用いて、解析対象コアについてSPICEシミュレーションを行う事により、解析対象コアの電源ノイズに起因するサイドチャネル情報漏洩の評価を行う。本研究では、Advanced Encryption Standard (AES) 暗号プロセッサを実装したASICを対象として提案手法に基づいたモデル化を行い、ASICの電源パッドから漏洩するノイズ波形をシミュレーションにより取得し、評価を行った。 |
| 抄録(英) | In semiconductor integrated circuits of cryptographic modules, the side-channel leakage from power supply noise is critical issue for protecting information security. This paper proposes a high-efficiency power leak simulation methodology of cryptographic ICs. In this methodology, power delivery network model between the power pad of the ASIC and the power node near target circuits is created first. And then, the power supply noise of the target crypto core is obtained by SPICE simulation executed with the power model. In this paper, the simulation methodology was applied to an advanced encryption standard (AES) to evaluate power supply noise. |
| キーワード(和) | 暗号モジュール / 電源ノイズ / サイドチャネル情報漏洩 / AES / Chip Power Model / SPICEシミュレーション |
| キーワード(英) | Crypto Modules / Power Noise / Side-channel leakage / AES / Chip Power Model / SPICE-simulation |
| 資料番号 | HWS2021-44,ICD2021-18 |
| 発行日 | 2021-10-12 (HWS, ICD) |
| 研究会情報 | |
| 研究会 | HWS / ICD |
|---|---|
| 開催期間 | 2021/10/19(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | ハードウェアセキュリティ，一般 |
| テーマ（英） | Hardware Security, etc. |
| 委員長氏名（和） | 島崎 靖久(ルネサスエレクトロニクス) / 高橋 真史(キオクシア) |
| 委員長氏名（英） | Yasuhisa Shimazaki(Renesas Electronics) / Masafumi Takahashi(Kioxia) |
| 副委員長氏名（和） | 永田 真(神戸大) / 鈴木 大輔(三菱電機) / 池田 誠(東大) |
| 副委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Daisuke Suzuki(Mitsubishi Electric) / Makoto Ikeda(Univ. of Tokyo) |
| 幹事氏名（和） | 高橋 順子(NTT) / 藤本 大介(奈良先端大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) |
| 幹事氏名（英） | Junko Takahashi(NTT) / Daisuke Fujimotoi(NAIST) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) |
| 幹事補佐氏名（和） | / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 暗号モジュールからのサイドチャネル漏洩評価に向けた効率の良い電源ノイズシミュレーション手法 |
| サブタイトル（和） | |
| タイトル（英） | High-Efficiency simulation method for evaluating power noise and side-channel leakage in crypto modules |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 暗号モジュール / Crypto Modules |
| キーワード(2)（和/英） | 電源ノイズ / Power Noise |
| キーワード(3)（和/英） | サイドチャネル情報漏洩 / Side-channel leakage |
| キーワード(4)（和/英） | AES / AES |
| キーワード(5)（和/英） | Chip Power Model / Chip Power Model |
| キーワード(6)（和/英） | SPICEシミュレーション / SPICE-simulation |
| 第 1 著者 氏名（和/英） | 門田 和樹 / Kazuki Monta |
| 第 1 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 第 2 著者 氏名（和/英） | 三木 拓司 / Takuji Miki |
| 第 2 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 第 3 著者 氏名（和/英） | 永田 真 / Makoto Nagata |
| 第 3 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 発表年月日 | 2021-10-19 |
| 資料番号 | HWS2021-44,ICD2021-18 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | HWS-206,ICD-207 |
| ページ範囲 | pp.19-22(HWS), pp.19-22(ICD), |
| ページ数 | 4 |
| 発行日 | 2021-10-12 (HWS, ICD) |