| 講演名 | 2021-08-06 フィードバックパスを伴う単一磁束量子回路の高スループット・低レイテンシ化 加島 亮太(名大), 長岡 一起(名大), 中埜 智貴(名大), 田中 雅光(名大), 山下 太郎(名大), 藤巻 朗(名大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速動作性や低消費電力性に優れる単一磁束量子回路を用いたマイクロプロセッサでは，ビットパラレル処理の導入により高スループット化が図られている．その要素回路となるデータパスのようにフィードバックパスを伴う回路では，コンカレントフロー方式とカウンターフロー方式のクロッキング方式を併用し，レジスタファイルのパイプラインを深くすることが，高周波動作のためのタイミング制約を満たし，高スループット化に有効であるが，レイテンシが増大する問題がある．本稿では，データパスにインターリーブ方式のレジスタを用いる手法を提案する．この手法では，レジスタファイルの動作周波数をALUに対して半減することで必要なパイプライン段数を削減し，高周波動作を目標として設計する場合のレイテンシを抑制できる．本手法を用いて4ビットのデータパスを50 GHz動作を目標として設計した結果，パイプライン段数とレイテンシをそれぞれ，25段，220 ps削減することができた．チップの試作と評価を行い，50 GHz程度までの正常動作を確認した． |
| 抄録(英) | We have introduced bit-parallel processing into high-speed, low-power microprocessors based on single-flux-quantum circuits for achieving high throughput. The datapath, which is the component circuit of the microprocessor, includes several feedback paths. We used concurrent-flow clocking and counter-flow clocking in combination and increased the number of pipeline stages in the register file to satisfy the timing constraint in the datapath at high-frequency operation; however, it leads to an increase in the latency. In this paper, we proposed to utilize interleaved registers in the datapath. In this approach, the operating frequency in the register file becomes half of that in the ALU. It reduces the number of pipeline stages in the register file and the latency at high-frequency operation. We designed a 4-bit datapath using the proposed approach targeting 50 GHz operation. Compared to the datapath without that approach, the total number of pipeline stages and the latency decreased by twenty-five stages and 220 ps, respectively. We obtained correct operations of the fabricated datapath up to around 50 GHz. |
| キーワード(和) | 単一磁束量子回路 / ビットパラレル処理 / データパス / 高スループット / 低レイテンシ |
| キーワード(英) | Single-flux-quantum circuits / Bit-parallel processing / Datapath / High-throughput / Low-latency |
| 資料番号 | SCE2021-5 |
| 発行日 | 2021-07-30 (SCE) |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2021/8/6(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | 超伝導エレクトロニクス一般 |
| テーマ（英） | |
| 委員長氏名（和） | 水柿 義直(電通大) |
| 委員長氏名（英） | Yoshio Mizugaki(Univ. of Electro-Comm.) |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | 藤井 剛(産総研) / 小野美 武(福岡工大) |
| 幹事氏名（英） | Go Fujii(AIST) / Takeshi Onomi(Fukuoka Inst. of Tech) |
| 幹事補佐氏名（和） | 赤池 宏之(大同大) |
| 幹事補佐氏名（英） | Hiroyuki Akaike(Daido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Superconductive Electronics |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フィードバックパスを伴う単一磁束量子回路の高スループット・低レイテンシ化 |
| サブタイトル（和） | |
| タイトル（英） | High-Throughput Low-Latency Single-Flux-Quantum Circuits with Feedback Path |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 単一磁束量子回路 / Single-flux-quantum circuits |
| キーワード(2)（和/英） | ビットパラレル処理 / Bit-parallel processing |
| キーワード(3)（和/英） | データパス / Datapath |
| キーワード(4)（和/英） | 高スループット / High-throughput |
| キーワード(5)（和/英） | 低レイテンシ / Low-latency |
| 第 1 著者 氏名（和/英） | 加島 亮太 / Ryota Kashima |
| 第 1 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 2 著者 氏名（和/英） | 長岡 一起 / Ikki Nagaoka |
| 第 2 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 3 著者 氏名（和/英） | 中埜 智貴 / Tomoki Nakano |
| 第 3 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 4 著者 氏名（和/英） | 田中 雅光 / Masamitsu Tanaka |
| 第 4 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 5 著者 氏名（和/英） | 山下 太郎 / Taro Yamashita |
| 第 5 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 第 6 著者 氏名（和/英） | 藤巻 朗 / Akira Fujimaki |
| 第 6 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 発表年月日 | 2021-08-06 |
| 資料番号 | SCE2021-5 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | SCE-137 |
| ページ範囲 | pp.19-24(SCE), |
| ページ数 | 6 |
| 発行日 | 2021-07-30 (SCE) |