| 講演名 | 2021-08-18 高速非同期逐次比較型AD変換器におけるサイドチャネル漏洩特性の評価 高橋 亮蔵(神戸大), 門田 和樹(神戸大), 三木 拓司(神戸大), 永田 真(神戸大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速なサンプリング動作を実現する非同期逐次比較型AD変換器のセキュリティを評価した。非同期逐次比較型AD変換器は、コンパレータ回路の比較結果から、次ビットの比較制御を非同期ロジックにて行う方式である。そのため、高速な逐次比較動作の実現することが可能であるが、その一方で、非同期ロジックの動作タイミングが入力信号に依存するという特徴が存在する。この特徴を悪用し、非同期逐次比較型AD変換器の電源ノイズ情報から、AD変換器の入力信号を復元するという脅威が存在する。本研究では、高速非同期逐次比較型AD変換器を40nm CMOSプロセスにて試作を行い、サイドチャネル漏洩評価を行った。また、ノイズ情報を詳細に取得するために、ノイズモニタ回路を同一チップに組み込んだ。ノイズモニタ回路は高速な非同期ロジックの動作ノイズを取得するために、広帯域入力バッファ回路を備える。評価結果から、ノイズモニタ回路で取得した非同期逐次比較型AD変換器の動作ノイズ波形上に、入力信号と高い相関を持つタイミング情報が存在することを確認した。 |
| 抄録(英) | This paper presents an evaluation of security level on high-speed asynchronous successive approximation register (SAR) analog-to-digital converters. The SAR logic asynchronously controls the next comparison voltage of the following bits based on the current comparison result, which enhances the operation speed of SAR AD converters. However, the fatal feature is raised that the operation timing of the asynchronous logic depends on the input signal. Utilizing this characteristic, a side-channel attack on asynchronous SAR AD converters by analyzing the power noise and restoring the input data can be a serious threat. In this paper, we designed the high-speed asynchronous SAR AD converters in 40 nm CMOS to evaluate the side-channel leakage. To acquire the power supply noise waveform information in detail, an on-chip noise monitor circuits were also embedded on the same chip. The noise monitor circuits include a wide-band inputs to monitor the operating noise of high-speed asynchronous logic. From the evaluation results, we confirmed the timing information with a high correlation to the input signal exists on the operating power supply noise waveform of the asynchronous SAR ADC acquired by the on-chip noise monitor circuits. |
| キーワード(和) | 逐次比較型AD変換器 / 非同期ロジック / サイドチャネル漏洩 |
| キーワード(英) | Successive Approximation Register AD Converter / Asynchronous Logic / Side-channel Leakage |
| 資料番号 | SDM2021-43,ICD2021-14 |
| 発行日 | 2021-08-10 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | SDM / ICD / ITE-IST |
|---|---|
| 開催期間 | 2021/8/17(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 委員長氏名（和） | 平野 博茂(タワー パートナーズ セミコンダクター) / 高橋 真史(キオクシア) / 秋田 純一(金沢大) |
| 委員長氏名（英） | Hiroshige Hirano(TowerPartners Semiconductor) / Masafumi Takahashi(Kioxia) / AKITA Junichi(Kanazawa Univ.) |
| 副委員長氏名（和） | 大見 俊一郎(東工大) / 池田 誠(東大) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
| 副委員長氏名（英） | Shunichiro Ohmi(Tokyo Inst. of Tech.) / Makoto Ikeda(Univ. of Tokyo) / IKEBE Masayuki(Hokkaido Univ.) / HIROSE Yutaka(Panasonic) |
| 幹事氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) |
| 幹事氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) |
| 幹事補佐氏名（和） | 野田 泰史(パナソニック) / 諏訪 智之(東北大) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) / 山下 雄一郎(TSMC) |
| 幹事補佐氏名（英） | Taiji Noda(Panasonic) / Tomoyuki Suwa(Tohoku Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) / KOMURO Takashi(Saitama Univ.) / SHIMONOMURA Kazuhiro(Ritsumeikan Univ.) / KAGAWA Keiichiro(Shizuoka Univ.) / TOKUDA Takashi(TITech) / KURODA Rihito(Tohoku Univ.) / HUNAZU Ryohei(NHK) / YAMASHITA Yuichiro(TSMC) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速非同期逐次比較型AD変換器におけるサイドチャネル漏洩特性の評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Side-channel Leakage on High-speed Asynchronous Successive Approximation Register AD Converters |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 逐次比較型AD変換器 / Successive Approximation Register AD Converter |
| キーワード(2)（和/英） | 非同期ロジック / Asynchronous Logic |
| キーワード(3)（和/英） | サイドチャネル漏洩 / Side-channel Leakage |
| 第 1 著者 氏名（和/英） | 高橋 亮蔵 / Ryozo Takahashi |
| 第 1 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 第 2 著者 氏名（和/英） | 門田 和樹 / Kazuki Monta |
| 第 2 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 第 3 著者 氏名（和/英） | 三木 拓司 / Takuji Miki |
| 第 3 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 第 4 著者 氏名（和/英） | 永田 真 / Makoto Nagata |
| 第 4 著者 所属（和/英） | 神戸大学(略称：神戸大) Kobe University(略称：Kobe Univ.) |
| 発表年月日 | 2021-08-18 |
| 資料番号 | SDM2021-43,ICD2021-14 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | SDM-138,ICD-139 |
| ページ範囲 | pp.68-71(SDM), pp.68-71(ICD), |
| ページ数 | 4 |
| 発行日 | 2021-08-10 (SDM, ICD) |