講演名 | 2021-08-17 [招待講演]社会システム最適化に向けたチップ間接続による144kビットCMOSアニーリングプロセッサの開発 竹本 享史(日立), 山本 佳生(日立), 吉村 千尋(日立), 真下 まゆ美(日立), 山岡 雅直(日立), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | |
抄録(英) | |
キーワード(和) | |
キーワード(英) | |
資料番号 | SDM2021-31,ICD2021-2 |
発行日 | 2021-08-10 (SDM, ICD) |
研究会情報 | |
研究会 | SDM / ICD / ITE-IST |
---|---|
開催期間 | 2021/8/17(から2日開催) |
開催地(和) | オンライン開催 |
開催地(英) | Online |
テーマ(和) | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
テーマ(英) | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
委員長氏名(和) | 平野 博茂(タワー パートナーズ セミコンダクター) / 高橋 真史(キオクシア) / 秋田 純一(金沢大) |
委員長氏名(英) | Hiroshige Hirano(TowerPartners Semiconductor) / Masafumi Takahashi(Kioxia) / AKITA Junichi(Kanazawa Univ.) |
副委員長氏名(和) | 大見 俊一郎(東工大) / 池田 誠(東大) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
副委員長氏名(英) | Shunichiro Ohmi(Tokyo Inst. of Tech.) / Makoto Ikeda(Univ. of Tokyo) / IKEBE Masayuki(Hokkaido Univ.) / HIROSE Yutaka(Panasonic) |
幹事氏名(和) | 森 貴洋(産総研) / 小林 伸彰(日大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) |
幹事氏名(英) | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) |
幹事補佐氏名(和) | 野田 泰史(パナソニック) / 諏訪 智之(東北大) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) / 山下 雄一郎(TSMC) |
幹事補佐氏名(英) | Taiji Noda(Panasonic) / Tomoyuki Suwa(Tohoku Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) / KOMURO Takashi(Saitama Univ.) / SHIMONOMURA Kazuhiro(Ritsumeikan Univ.) / KAGAWA Keiichiro(Shizuoka Univ.) / TOKUDA Takashi(TITech) / KURODA Rihito(Tohoku Univ.) / HUNAZU Ryohei(NHK) / YAMASHITA Yuichiro(TSMC) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies |
---|---|
本文の言語 | JPN |
タイトル(和) | [招待講演]社会システム最適化に向けたチップ間接続による144kビットCMOSアニーリングプロセッサの開発 |
サブタイトル(和) | |
タイトル(英) | [Invited Talk] Development of 144-bit CMOS Annealing Processor with Scalable Chip-to-Chip Connections for Large-Scale Combinatorial Optimization Problems |
サブタイトル(和) | |
キーワード(1)(和/英) | |
第 1 著者 氏名(和/英) | 竹本 享史 / Takashi Takemoto |
第 1 著者 所属(和/英) | 日立製作所(略称:日立) Hitachi Ltd.(略称:Hitachi) |
第 2 著者 氏名(和/英) | 山本 佳生 / Kasho Yamamoto |
第 2 著者 所属(和/英) | 日立製作所(略称:日立) Hitachi Ltd.(略称:Hitachi) |
第 3 著者 氏名(和/英) | 吉村 千尋 / Chihiro Yoshimura |
第 3 著者 所属(和/英) | 日立製作所(略称:日立) Hitachi Ltd.(略称:Hitachi) |
第 4 著者 氏名(和/英) | 真下 まゆ美 / Mashiro Mayumi |
第 4 著者 所属(和/英) | 日立製作所(略称:日立) Hitachi Ltd.(略称:Hitachi) |
第 5 著者 氏名(和/英) | 山岡 雅直 / Masanao Yamaoka |
第 5 著者 所属(和/英) | 日立製作所(略称:日立) Hitachi Ltd.(略称:Hitachi) |
発表年月日 | 2021-08-17 |
資料番号 | SDM2021-31,ICD2021-2 |
巻番号(vol) | vol.121 |
号番号(no) | SDM-138,ICD-139 |
ページ範囲 | pp.7-11(SDM), pp.7-11(ICD), |
ページ数 | 5 |
発行日 | 2021-08-10 (SDM, ICD) |