| 講演名 | 2021-08-18 シリアル-パラレル形モンゴメリ乗算器の性能評価 壷内 博幸(琉球大), 金城 光永(琉球大), 島袋 勝彦(琉球大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速演算が可能な剰余数系ではモジュロ演算を行う必要がある．一方，乗算剰余算として，時間のかかる除算を行わず加減算, 乗算, シフト演算のみで計算ができるモンゴメリ法があり，それに基づく種々の高速アルゴリズムが提案されている．本研究では，剰余数乗算器として，高速アルゴリズムを用いたコンパクトなシリアル-パラレル形モンゴメリ乗算器をFPGA上に実装し，評価を行う．その際，$n$ビットモンゴメリ乗算器の出力は$n+1$ビットであるが，選択するモジュラスによっては$n$ビットで十分で計算時間を短縮可能なことを明らかにした． |
| 抄録(英) | Modulo operations are required in RNS (Residue Number System) which enables to perform highly parallel computation. Also, many efficient algorithms based on Montgomery reduction are proposed for modulo multiplication. This paper presents compact serial-parallel Montgomery multipliers which implemented on FPGA and its evaluations. In generally, the result of Montgomery reduction becomes $n+1$ bits length, however, using proper modulus we show that only $n$ bits are necessary to express the result. Therefore processing time can be improved by using the proposed modulus selection method. |
| キーワード(和) | モンゴメリ乗算 / 剰余数系 / FPGA / シリアル-パラレル形乗算器 |
| キーワード(英) | Montgomery multiplication / residue number system / FPGA / serial-parallel multiplier |
| 資料番号 | SDM2021-40,ICD2021-11 |
| 発行日 | 2021-08-10 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | SDM / ICD / ITE-IST |
|---|---|
| 開催期間 | 2021/8/17(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 委員長氏名（和） | 平野 博茂(タワー パートナーズ セミコンダクター) / 高橋 真史(キオクシア) / 秋田 純一(金沢大) |
| 委員長氏名（英） | Hiroshige Hirano(TowerPartners Semiconductor) / Masafumi Takahashi(Kioxia) / AKITA Junichi(Kanazawa Univ.) |
| 副委員長氏名（和） | 大見 俊一郎(東工大) / 池田 誠(東大) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
| 副委員長氏名（英） | Shunichiro Ohmi(Tokyo Inst. of Tech.) / Makoto Ikeda(Univ. of Tokyo) / IKEBE Masayuki(Hokkaido Univ.) / HIROSE Yutaka(Panasonic) |
| 幹事氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) |
| 幹事氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) |
| 幹事補佐氏名（和） | 野田 泰史(パナソニック) / 諏訪 智之(東北大) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) / 山下 雄一郎(TSMC) |
| 幹事補佐氏名（英） | Taiji Noda(Panasonic) / Tomoyuki Suwa(Tohoku Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) / KOMURO Takashi(Saitama Univ.) / SHIMONOMURA Kazuhiro(Ritsumeikan Univ.) / KAGAWA Keiichiro(Shizuoka Univ.) / TOKUDA Takashi(TITech) / KURODA Rihito(Tohoku Univ.) / HUNAZU Ryohei(NHK) / YAMASHITA Yuichiro(TSMC) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | シリアル-パラレル形モンゴメリ乗算器の性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Serial-Parallel Montgomery Multipliers for RNS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | モンゴメリ乗算 / Montgomery multiplication |
| キーワード(2)（和/英） | 剰余数系 / residue number system |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | シリアル-パラレル形乗算器 / serial-parallel multiplier |
| 第 1 著者 氏名（和/英） | 壷内 博幸 / Hiroyuki Tsubouchi |
| 第 1 著者 所属（和/英） | 琉球大学(略称：琉球大) University of the Ryukyus(略称：Univ. of the Ryukyus) |
| 第 2 著者 氏名（和/英） | 金城 光永 / Mitsunaga Kinjo |
| 第 2 著者 所属（和/英） | 琉球大学(略称：琉球大) University of the Ryukyus(略称：Univ. of the Ryukyus) |
| 第 3 著者 氏名（和/英） | 島袋 勝彦 / Katsuhiko Shimabukuro |
| 第 3 著者 所属（和/英） | 琉球大学(略称：琉球大) University of the Ryukyus(略称：Univ. of the Ryukyus) |
| 発表年月日 | 2021-08-18 |
| 資料番号 | SDM2021-40,ICD2021-11 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | SDM-138,ICD-139 |
| ページ範囲 | pp.54-57(SDM), pp.54-57(ICD), |
| ページ数 | 4 |
| 発行日 | 2021-08-10 (SDM, ICD) |