| 講演名 | 2021-06-09 ［招待講演］シミュレーテッド分岐アルゴリズムのFPGAアクセラレータによるリアルタイムシステムにおける大規模組合せ最適化 辰村 光介(東芝), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組合せ最適化は，計算機科学におけるNP困難問題として知られる一方，経済的に重要な問題である．多くの実用の組合せ最適化がイジングスピンモデルの基底状態探索問題に変換できる．シミュレーテッド分岐は，イジング問題を解く疑似量子アルゴリズムである．シミュレーテッド分岐は高い計算並列度を有すため，並列計算処理によってイジング問題を高速に解く機会を与える．本稿では，シミュレーテッド分岐の高性能なFPGAアクセラレータの設計・実装と，刻々と変化する状況に対して最適な応答をするリアルタイムシステムへ向けたその応用について解説する．加えて，シミュレーテッド分岐に基づく全結合イジングマシンについて，複数のFPGAを接続することで計算機サイズと計算スループットを増大することを可能とするスケールアウトアーキテクチャについて述べる． |
| 抄録(英) | Combinatorial optimization problems are economically valuable but computationally hard to solve. Many practical combinatorial optimizations can be converted to the ground-state search problems of Ising spin models. Simulated bifurcation (SB) is a quantum-inspired algorithm to solve these Ising problems. One of the remarkable features of SB is the high-degree parallelism, providing an opportunity for quickly solving those problems by massively parallel processing. In this article, we review our recent works on the design and implementation of high-performance FPGA-based accelerators for SB and their applications toward innovative real-time systems that make optimal responses to ever-changing situations. Also, we show a scale-out architecture for SB-based Ising machines with all-to-all spin-spin couplings that allows continued scaling of both machine size and computational throughput by connecting multiple chips. |
| キーワード(和) | 組合せ最適化 / イジングマシン / 疑似量子 / シミュレーテッド分岐 / FPGA |
| キーワード(英) | combinatorial optimization / Ising machine / quantum-inspired / simulated bifurcation / FPGA |
| 資料番号 | RECONF2021-11 |
| 発行日 | 2021-06-01 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2021/6/8(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 委員長氏名（和） | 柴田 裕一郎(長崎大) |
| 委員長氏名（英） | Yuichiro Shibata(Nagasaki Univ.) |
| 副委員長氏名（和） | 佐野 健太郎(理研) / 山口 佳樹(筑波大) |
| 副委員長氏名（英） | Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) |
| 幹事氏名（和） | 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) |
| 幹事氏名（英） | Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) |
| 幹事補佐氏名（和） | 中原 啓貴(東工大) / 竹村 幸尚(インテル) |
| 幹事補佐氏名（英） | Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］シミュレーテッド分岐アルゴリズムのFPGAアクセラレータによるリアルタイムシステムにおける大規模組合せ最適化 |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] Large-scale combinatorial optimization in real-time systems by FPGA-based accelerators for simulated bifurcation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 組合せ最適化 / combinatorial optimization |
| キーワード(2)（和/英） | イジングマシン / Ising machine |
| キーワード(3)（和/英） | 疑似量子 / quantum-inspired |
| キーワード(4)（和/英） | シミュレーテッド分岐 / simulated bifurcation |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 辰村 光介 / Kosuke Tatsumura |
| 第 1 著者 所属（和/英） | 株式会社東芝(略称：東芝) TOSHIBA CORPORATION(略称：TOSHIBA) |
| 発表年月日 | 2021-06-09 |
| 資料番号 | RECONF2021-11 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | RECONF-59 |
| ページ範囲 | pp.56-61(RECONF), |
| ページ数 | 6 |
| 発行日 | 2021-06-01 (RECONF) |