| 講演名 | 2021-06-22 組合せ最適化問題に向けたReRAMを用いたコンピュテーション・イン・メモリにおける量子化ビット数とエラー率の解への影響 三澤 奈央子(東大), 田岡 健太(東大), 越能 俊介(東大), 松井 千尋(東大), 竹内 健(東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組合せ最適化問題の1つであるナップサック問題を，抵抗変化型メモリReRAM（Resistive Random Access Memory）のコンピュテーション・イン・メモリ（CiM）にて，シミュレーティッド・アニーリングを用いて効率的に解く．初めに，ReRAMへの緩和効果としてAdaptive Endurance Relaxation（AER）を提案する．この提案により，ReRAMのBit-error rate，BERを100％削減，Current Windowを21.2%広げることができる．次に，シミュレーティッド・アニーリングのアルゴリズムをReRAM CiMにマッピングする方法を提案し，メモリの量子ビット数とBERの解への影響を評価する．2つの提案を組み合わせることで，結果として，ReRAM CiMの許容できるビット精度が2ビット，BERが2倍向上する． |
| 抄録(英) | The knapsack problem, one of combinatorial optimization problems, is solved effectively by simulated annealing in ReRAM (Resistive Random Access Memory) -based Computation-in-Memory. First, Adaptive Endurance Relaxation (AER) technique for ReRAM is proposed. As a result, Bit-error rate (BER) decreases by 100% and ‘Current Window’ increases by 21.2%. Second, simulated annealing algorithm mapping to ReRAM CiM is proposed and then the influence of quantized bit precision and BER on the optimal answer of the knapsack problem is investigated. Consequently, the combination of proposals 1 and 2 improves the acceptable bit precision by 2-bit and the acceptable BER 2 times. |
| キーワード(和) | ReRAM / コンピュテーション・イン・メモリ / 緩和効果 / イジングモデル / シミュレーティッド・アニーリング |
| キーワード(英) | ReRAM / Computation-in-Memory / Relaxation / Ising model / Simulated annealing |
| 資料番号 | SDM2021-28 |
| 発行日 | 2021-06-15 (SDM) |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2021/6/22(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online Virtual Meeting |
| テーマ（和） | MOSデバイス・メモリ高性能化−材料・プロセス技術 （応用物理学会 シリコンテクノロジー分科会との合同開催） |
| テーマ（英） | Material Science and Process Technology for MOS Devices and Memories |
| 委員長氏名（和） | 平野 博茂(タワー パートナーズ セミコンダクター) |
| 委員長氏名（英） | Hiroshige Hirano(TowerPartners Semiconductor) |
| 副委員長氏名（和） | 大見 俊一郎(東工大) |
| 副委員長氏名（英） | Shunichiro Ohmi(Tokyo Inst. of Tech.) |
| 幹事氏名（和） | 森 貴洋(産総研) / 小林 伸彰(日大) |
| 幹事氏名（英） | Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) |
| 幹事補佐氏名（和） | 野田 泰史(パナソニック) / 諏訪 智之(東北大) |
| 幹事補佐氏名（英） | Taiji Noda(Panasonic) / Tomoyuki Suwa(Tohoku Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 組合せ最適化問題に向けたReRAMを用いたコンピュテーション・イン・メモリにおける量子化ビット数とエラー率の解への影響 |
| サブタイトル（和） | |
| タイトル（英） | Influence of quantized bit precision and bit-error rate in Computation-in-Memory with ReRAM on optimal answers of combinatorial optimization problems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ReRAM / ReRAM |
| キーワード(2)（和/英） | コンピュテーション・イン・メモリ / Computation-in-Memory |
| キーワード(3)（和/英） | 緩和効果 / Relaxation |
| キーワード(4)（和/英） | イジングモデル / Ising model |
| キーワード(5)（和/英） | シミュレーティッド・アニーリング / Simulated annealing |
| 第 1 著者 氏名（和/英） | 三澤 奈央子 / Naoko Misawa |
| 第 1 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. Tokyo) |
| 第 2 著者 氏名（和/英） | 田岡 健太 / Kenta Taoka |
| 第 2 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. Tokyo) |
| 第 3 著者 氏名（和/英） | 越能 俊介 / Shunsuke Koshino |
| 第 3 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. Tokyo) |
| 第 4 著者 氏名（和/英） | 松井 千尋 / Chihiro Matsui |
| 第 4 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. Tokyo) |
| 第 5 著者 氏名（和/英） | 竹内 健 / Ken Takeuchi |
| 第 5 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. Tokyo) |
| 発表年月日 | 2021-06-22 |
| 資料番号 | SDM2021-28 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | SDM-71 |
| ページ範囲 | pp.23-26(SDM), |
| ページ数 | 4 |
| 発行日 | 2021-06-15 (SDM) |