講演名 | 2021-03-03 [Memorial Lecture] Dynamical Decomposition and Mapping of MPMCT Gates to Nearest Neighbor Architectures 松尾 惇士(立命館大), Wakaki Hattori(立命館大), Shigeru Yamashita(立命館大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 量子コンピュータを物理的に実現するためには,Mixed-Polarity Multiple-Control Toffoli(MPMCT)ゲートで構成された量子回路をNearest Neighbor Architecture(NNA)にマッピングする必要がある.MPMCT ゲートを NNA にマッピング するためには,(1)MPMCTゲートを1量子ビットゲートと2量子ビットゲートのみ に分解し,(2)SWAP ゲートを挿入することで演算に用いる二つの量子ビットをそれ ぞれ隣接させる必要がある. 現在までにこれら二つの処理は,それぞれ独立に盛んに研究が行われてきた.本論文ではこれら二つの処理を独立に順番に行うのではなく,二つの処理を同時に行いつつ動的にMPMCTゲートを分解することで,量子回路中の量子ゲート数を削減する手法を提案する.提案手法ではMPMCTゲートの分解の際,分解後にSWAP ゲートを挿入しやすいように量子回路の後段に与える影響を考慮しつつ,量子ビットの配置に基づいてMPMCTゲートの分解を行う.実験の結果,既存手法と比較して提案手法では,ほとんどのケースにおいて MPMCT ゲートで構成 された量子回路をより少ない量子ゲート数で NNA にマッピングできることが確認 |
抄録(英) | We usually use {it Mixed-Polarity Multiple-Control Toffoli (MPMCT)} gates to realize large control logic functions for quantum computation. A logic circuit consisting of MPMCT gates needs to be mapped to a quantum computing device that has some physical limitation; (1) we need to decompose MPMCT gates into one or two-qubit gates, and then (2) we need to insert {it SWAP} gates such that all the gates can be performed on {it Nearest Neighbor Architectures (NNAs).} Up to date, the above two processes have been independently studied intensively. This paper points out that we can decrease the total number of the gates in a circuit if the above two processes are considered {it dynamically} as a single step; we propose a method to inserts SWAP gates while decomposing MPMCT gates unlike most of the existing methods. Our additional idea is to consider the effect on the latter part of a circuit carefully by considering the qubit layout when decomposing an MPMCT gate. We show some experimental results to confirm the effectiveness of our method. |
キーワード(和) | 量子回路 / Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate / Nearest Neighbor Architecture (NNA) |
キーワード(英) | Quantum Circuit / Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate / Nearest Neighbor Architecture (NNA) |
資料番号 | VLD2020-73,HWS2020-48 |
発行日 | 2021-02-24 (VLD, HWS) |
研究会情報 | |
研究会 | HWS / VLD |
---|---|
開催期間 | 2021/3/3(から2日開催) |
開催地(和) | オンライン開催 |
開催地(英) | Online |
テーマ(和) | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
テーマ(英) | Design Technology for System-on-Silicon, Hardware Security, etc. |
委員長氏名(和) | 池田 誠(東大) / 福田 大輔(富士通研) |
委員長氏名(英) | Makoto Ikeda(Univ. of Tokyo) / Daisuke Fukuda(Fujitsu Labs.) |
副委員長氏名(和) | 島崎 靖久(ルネサスエレクトロニクス) / 永田 真(神戸大) / 小林 和淑(京都工繊大) |
副委員長氏名(英) | Yasuhisa Shimazaki(Renesas Electronics) / Makoto Nagata(Kobe Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
幹事氏名(和) | 小野 貴継(九大) / 高橋 順子(NTT) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) |
幹事氏名(英) | Takatsugu Ono(Kyushu Univ.) / Junko Takahashi(NTT) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) |
幹事補佐氏名(和) | / 西元 琢真(日立) |
幹事補佐氏名(英) | / Takuma Nishimoto(Hitachi) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
---|---|
本文の言語 | ENG |
タイトル(和) | |
サブタイトル(和) | |
タイトル(英) | [Memorial Lecture] Dynamical Decomposition and Mapping of MPMCT Gates to Nearest Neighbor Architectures |
サブタイトル(和) | |
キーワード(1)(和/英) | 量子回路 / Quantum Circuit |
キーワード(2)(和/英) | Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate / Mixed-Polarity Multiple-Control Toffoli (MPMCT) gate |
キーワード(3)(和/英) | Nearest Neighbor Architecture (NNA) / Nearest Neighbor Architecture (NNA) |
第 1 著者 氏名(和/英) | 松尾 惇士 / Atsushi Matsuo |
第 1 著者 所属(和/英) | Ritsumeikan University(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan University) |
第 2 著者 氏名(和/英) | Wakaki Hattori / Wakaki Hattori |
第 2 著者 所属(和/英) | Ritsumeikan University(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan University) |
第 3 著者 氏名(和/英) | Shigeru Yamashita / Shigeru Yamashita |
第 3 著者 所属(和/英) | Ritsumeikan University(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan University) |
発表年月日 | 2021-03-03 |
資料番号 | VLD2020-73,HWS2020-48 |
巻番号(vol) | vol.120 |
号番号(no) | VLD-400,HWS-401 |
ページ範囲 | pp.31-31(VLD), pp.31-31(HWS), |
ページ数 | 1 |
発行日 | 2021-02-24 (VLD, HWS) |