| 講演名 | 2021-03-04 線形写像の最適化による高効率AES S-Boxハードウェアの設計と評価 中嶋 彩乃(東北大), 上野 嶺(東北大), 本間 尚文(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，乗法的オフセットと指数的オフセットを組み合わせた線形写像の最適化に基づくAES S-Boxハードウェアの設計と評価について述べる． 一般に，合成体表現を利用する高効率なAES S-Box ハードウェアの性能は，S-Box前後の多項式基底表現と合成体表現間の線形写像（変換行列）の構成に 大きく左右される． これまで変換行列の最適化手法として乗法的オフセットと指数的オフセットと呼ばれる手法が報告されているが， 両手法を組み合わせた最適化はBoyar-Peralta型の亜種のS-Boxにしか適用されていなかった． 本稿では，冗長ガロア体算術型のS-Boxに対して乗法的オフセットと指数的オフセットの両方を初めて適用したAES S-Boxハードウェアを提案する．特に，暗号化用S-Boxおよび暗復号用S-Boxのハードウェアを設計し，Nangate Open Cell Library 45nmを用いた論理合成による性能評価を示す． 面積制約をかけた場合，冗長ガロア体算術に基づく従来のS-Boxハードウェアの面積遅延積に対して，提案する暗号化用・暗復号用S-Boxハードウェアは，それぞれ最大で23.2%，20.1% 向上することを示す． さらに，現在最も高効率とされるS-Boxハードウェアと比較しても，提案する暗号化用・暗復号用S-Boxハードウェアの面積遅延積はそれぞれ最大で8.7%，28.8%優れることを示す． また，周波数制約をかけた場合も同様に比較し，従来の冗長ガロア体算術に基づく暗号化および暗復号用のS-Boxハードウェアの面積遅延積に対しては，それぞれ最大で9.9%，13.5% 向上することを示す． |
| 抄録(英) | This paper presents a new AES S-Box hardware design based on the optimization of linear mappings by combining multiplicative and exponential offsets. In general, the performance of efficient AES S-Box hardware with composite field representations depends largely on the construction of linear mappings (i.e., transformation matrices) between AES polynomial field and the composite field before and after S-Box. Multiplicative and exponential offset techniques have been reported previously for obtaining the optimal transformation matrix, but the optimization combined with both techniques has been applied only to S-Box of Boyar-Peralta type variants. In this paper, we propose an application of multiplicative and exponential offsets to AES S-Box hardware based on redundant Galois field arithmetic. In particular, we design two types of the S-Box hardware: one for only encryption (ENC) and another for both encryption and decryption (ENC/DEC), and evaluate their performances by logic synthesis using Nangate 45nm Open Cell Library. From the evaluation applied area optimization constraints results, we show that the proposed S-Box hardware for ENC and ENC/DEC improves by 23.2% and 20.1% in the area delay product, respectively, compared with the conventional S-Box hardware based on redundant Galois field arithmetic. Moreover, we show that the proposed S-Box hardware for ENC and ENC/DEC is up to 8.7% and 28.8% better in area delay product, respectively, even compared with the most efficient ones. In the evaluation with frequency optimization constraints, we also show that proposed S-Box hardware for ENC and ENC/DEC achieve higher performance in comparison with the conventional ones. |
| キーワード(和) | AES / S-Box / 線形演算 / ASIC / 暗号ハードウェア |
| キーワード(英) | AES / S-Box / linear operations / ASIC / cryptographic hardware |
| 資料番号 | VLD2020-84,HWS2020-59 |
| 発行日 | 2021-02-24 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2021/3/3(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 池田 誠(東大) / 福田 大輔(富士通研) |
| 委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Daisuke Fukuda(Fujitsu Labs.) |
| 副委員長氏名（和） | 島崎 靖久(ルネサスエレクトロニクス) / 永田 真(神戸大) / 小林 和淑(京都工繊大) |
| 副委員長氏名（英） | Yasuhisa Shimazaki(Renesas Electronics) / Makoto Nagata(Kobe Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
| 幹事氏名（和） | 小野 貴継(九大) / 高橋 順子(NTT) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) |
| 幹事氏名（英） | Takatsugu Ono(Kyushu Univ.) / Junko Takahashi(NTT) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) |
| 幹事補佐氏名（和） | / 西元 琢真(日立) |
| 幹事補佐氏名（英） | / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 線形写像の最適化による高効率AES S-Boxハードウェアの設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of Efficient AES S-box Hardware with Optimization of Linear Mappings |
| サブタイトル（和） | |
| キーワード(1)（和/英） | AES / AES |
| キーワード(2)（和/英） | S-Box / S-Box |
| キーワード(3)（和/英） | 線形演算 / linear operations |
| キーワード(4)（和/英） | ASIC / ASIC |
| キーワード(5)（和/英） | 暗号ハードウェア / cryptographic hardware |
| 第 1 著者 氏名（和/英） | 中嶋 彩乃 / Ayano Nakashima |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 上野 嶺 / Rei Ueno |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 本間 尚文 / Naofumi Homma |
| 第 3 著者 所属（和/英） | 東北大学/CREST(略称：東北大) Tohoku University/CREST(略称：Tohoku Univ.) |
| 発表年月日 | 2021-03-04 |
| 資料番号 | VLD2020-84,HWS2020-59 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-400,HWS-401 |
| ページ範囲 | pp.91-96(VLD), pp.91-96(HWS), |
| ページ数 | 6 |
| 発行日 | 2021-02-24 (VLD, HWS) |