| 講演名 | 2021-01-19 Delay-line clockingを用いた断熱量子磁束パラメトロン論理ゲートの検討と評価 山栄 大樹(横浜国大/学振), 竹内 尚輝(横浜国大), 吉川 信行(横浜国大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 断熱量子磁束パラメトロン（AQFP）は低スイッチングエネルギーで動作可能な超伝導回路である．これまでにdelay-lineを用いたクロッキング方式が提案され，動作周波数4 GHzにおいてゲート間遅延が10 ps程度の低レイテンシ動作が報告された．しかしながら，複雑なAQFP回路の場合においても同様に動作するかは明らかではない．本研究では，delay-line clockingによるAQFP論理ゲートの検討と評価を行った．delay-line clockingを用いた場合，従来のクロッキング方式と比較すると低レイテンシであるため，各相にAQFP bufferを挿入する必要がない．数値計算において，各相にbufferを挿入しない場合でも励起電流の動作マージンが十分広いことを確認した．また，ANDやXORのような複数のAQFPゲートを用いた回路が遅延時間が小さい場合でも十分広い動作マージンで動作することを確認した．AIST 10 kA/cm2 Nb high-speed standard processを用いてdelay-line clockingで駆動するAQFP buffer chain，AND，XORを試作した．2相スキップしたbuffer chain，AND，XORがゲート間遅延20 psにおいて，それぞれ5.5，4，3 GHzで正常動作したことを確認した． |
| 抄録(英) | Adiabatic quantum-flux-parametron (AQFP) is a superconductor logic family, which can operate with low switching energy. In a previous study, we proposed a delay-line clocking and demonstrated a simple AQFP buffer chain operating at 4 GHz with a latency of 10 ps between gates. However, it is not clear that more complex AQFP circuits adopting delay-line clocking can operate as is the case for a buffer chain. In the present study, we study and evaluate the AQFP logic gates adopting delay-line clocking. In delay-line clocking, it is not necessary to insert buffers in each phase because the latency is much smaller than that using conventional clocking scheme. Numerical simulation shows that buffer chain including phase skip buffer can operate with wide operating margins. We also confirm that the AQFP AND and XOR can operate with wide operating margins and latency of several ps in numerical simulations. We fabricate a test circuit including buffer chains, an AND, and an XOR using the AIST 10 kA/cm2 Nb high-speed standard process. The correct operations of a 2-phase skip buffer chain, an AND, and an XOR are confirmed at 5.5, 4, and 3 GHz, respectively, with latency of 20 ps between gates. |
| キーワード(和) | 超伝導集積回路 / 断熱量子磁束パラメトロン（AQFP） / 断熱論理回路 |
| キーワード(英) | superconducting integrated circuit / adiabatic quantum-flux-parametron (AQFP) / adiabatic logic circuit |
| 資料番号 | SCE2020-19 |
| 発行日 | 2021-01-12 (SCE) |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2021/1/19(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | 信号処理基盤技術及び応用、一般 |
| テーマ（英） | |
| 委員長氏名（和） | 神代 暁(産総研) |
| 委員長氏名（英） | Satoshi Kohjiro(AIST) |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | 三木 茂人(NICT) / 藤井 剛(産総研) |
| 幹事氏名（英） | Shigehito Miki(NICT) / Go Fujii(AIST) |
| 幹事補佐氏名（和） | 赤池 宏之(大同大) |
| 幹事補佐氏名（英） | Hiroyuki Akaike(Daido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Superconductive Electronics |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Delay-line clockingを用いた断熱量子磁束パラメトロン論理ゲートの検討と評価 |
| サブタイトル（和） | |
| タイトル（英） | Study and evaluation of adiabatic quantum-flux-parametron logic gates using delay-line clocking |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 超伝導集積回路 / superconducting integrated circuit |
| キーワード(2)（和/英） | 断熱量子磁束パラメトロン（AQFP） / adiabatic quantum-flux-parametron (AQFP) |
| キーワード(3)（和/英） | 断熱論理回路 / adiabatic logic circuit |
| 第 1 著者 氏名（和/英） | 山栄 大樹 / Taiki Yamae |
| 第 1 著者 所属（和/英） | 横浜国立大学/日本学術振興会特別研究員(略称：横浜国大/学振) Yokohama National University/Research Fellow of Japan Society for the Promotion of Science(略称：Yokohama Natl. Univ./JSPS Research Fellow) |
| 第 2 著者 氏名（和/英） | 竹内 尚輝 / Naoki Takeuchi |
| 第 2 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：Yokohama Natl. Univ.) |
| 第 3 著者 氏名（和/英） | 吉川 信行 / Nobuyuki Yoshikawa |
| 第 3 著者 所属（和/英） | 横浜国立大学(略称：横浜国大) Yokohama National University(略称：Yokohama Natl. Univ.) |
| 発表年月日 | 2021-01-19 |
| 資料番号 | SCE2020-19 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | SCE-313 |
| ページ範囲 | pp.13-18(SCE), |
| ページ数 | 6 |
| 発行日 | 2021-01-12 (SCE) |