| 講演名 | 2021-01-25 FPGA内蔵高速トランシーバーを用いたResponsive Linkの高スループット化 高橋 真彦(慶大), 山﨑 信行(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | リアルタイムシステムは処理結果の正確さだけでなく決められた時間内での実行完了も求められるという制約がある．この時間の制約をシステム全体でも満たすようにしなければならない．複数プロセッサをネットワークで接続することで構成される分散リアルタイムシステムにおいては，システム全体でも時間制約を満たすために通信においても時間制約を守ることを保証しなければならない．リアルタイム通信規格であるResponsive Link は，優先度によるパケットの追い越し機能により通信においても時間制約の保証を行う．本研究では，現在一部のASIC のみに実装されているResponsive Link をXilinx 社のArtix7 FPGA に搭載されているGTP トランシーバーを用いて実装を行い低レイテンシかつ高スループット通信の実現を行った．トランシーバーの最高性能に近い6.25 GHz で通信を行い，64 Byte のパケットを通信路が混雑した環境下でも333 ns で隣接ノードへ転送することを実機で確認した． |
| 抄録(英) | In a real-time system, there is a requirement that not only the accuracy of the processing result but also the execution completion within a deadline. The system as a whole must meet this time constraint. Distributed real-time system consist of connecting multiple processors via a network. In this system, it must be guaranteed that the time constraint is met in communication in order to satisfy the time constraint in the entire system. Responsive Link, a real-time communication standard, has a packet overtaking function based on priority in order to make real-time scheduling feasible even in communication. In this study, we implemented Responsive Link, which is currently implemented only in few ASIC, using the GTP transceiver installed in Xilinx’s Artix7 FPGA, and realized low-latency and high-throughput communication. It was confirmed on the actual machine that it communicates at 6.25 GHz, which is close to the highest performance of the transceiver, and forwards a 64-Byte packet to an adjacent node with 333 ns. |
| キーワード(和) | Responsive Link / 組込みリアルタイムシステム / Xilinx FPGA / GTP トランシーバー |
| キーワード(英) | Responsive Link / real-time system / Xilinx FPGA / GTP Transceiver |
| 資料番号 | VLD2020-46,CPSY2020-29,RECONF2020-65 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-ARC / IPSJ-SLDM |
|---|---|
| 開催期間 | 2021/1/25(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 福田 大輔(富士通研) / 井上 弘士(九大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 小林 和淑(京都工繊大) |
| 副委員長氏名（英） | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
| 幹事氏名（和） | 高前田 伸也(北大) / 津邑 公暁(名工大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 今村 智(富士通研) / 塩谷 亮太(名大) / 谷本 輝夫(九大) / 新田 高庸(NTT) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Shinya Takameda(Hokkaido Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Satoshi Imamura(Fujitsu lab.) / Ryota Shioya(Nagoya Univ.) / Teruo Tanimoto(Kyushu Univ.) / Koyo Nitta(NTT) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 小川 周吾(日立) / 有間 英志(東大) / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | Shugo Ogawa(Hitachi) / Eiji Arima(Univ. of Tokyo) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA内蔵高速トランシーバーを用いたResponsive Linkの高スループット化 |
| サブタイトル（和） | |
| タイトル（英） | Throughput improvement of Responsive Link with High Speed Transceiver in FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Responsive Link / Responsive Link |
| キーワード(2)（和/英） | 組込みリアルタイムシステム / real-time system |
| キーワード(3)（和/英） | Xilinx FPGA / Xilinx FPGA |
| キーワード(4)（和/英） | GTP トランシーバー / GTP Transceiver |
| 第 1 著者 氏名（和/英） | 高橋 真彦 / Masahiko Takahashi |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 山﨑 信行 / Yamasaki Nobuyuki |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2021-01-25 |
| 資料番号 | VLD2020-46,CPSY2020-29,RECONF2020-65 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-337,CPSY-338,RECONF-339 |
| ページ範囲 | pp.40-45(VLD), pp.40-45(CPSY), pp.40-45(RECONF), |
| ページ数 | 6 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |