| 講演名 | 2021-01-26 少構成メモリ論理セルSLMを用いたFPGA-IP 中里 優弥(熊本大), 古賀 大顕(熊本大), 趙 謙(九工大), 尼崎 太樹(熊本大), 久我 守弘(熊本大), 飯田 全広(熊本大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年のエッジコンピューティング基盤において, エッジデバイスの処理をオフロードすることでエッジデバ イスの負荷削減とサーバ間とのリアルタイム性を確保するMEC(Multi-access Edge Computing) デバイスの利用が考 えられる. MEC には接続される端末数や演算処理に対する動的な対応や, クラウドと比較して多数のサーバが分散して 配置されるため小型化・高速化・低消費電力化が求められる. 本論文では, 少構成メモリ論理セルSLM（Scalable Logic Module) とアーキテクチャ探索機能をもつ設計ツールの整備により, 性能効率の高いFPGA-IP を実装し, その出荷テ スト手法を提案する. 今回は効率的なSLM アーキテクチャの探索と出荷テスト手法の評価を行った. その結果, LUT ベースのFPGA-IP と比較して小面積化を達成でき, 配線部において100% の縮退故障を検出できることを示した. |
| 抄録(英) | In the recent edge computing infrastructure, MEC (Multi-access Edge Computing) devices is considered to reduce the load on IoT devices by offloading the processing at the edge terminals, and to ensure real-time performance between servers and edges. MEC requires dynamic response to the number of connected terminals and computing processes, as well as small size, high speed, and low power consumption. In this paper, we propose an implementation of SLM (Scalable Logic Module) based FPGA-IP with reasonable performance efficiency and a manufacturing test method by developing a design tool. In this study, we explored the SLM based FPGA architecture and proposed a test method for 1, 0 stack at faults. The evaluation results show that the proposed method can achieve a smaller area than the LUT-based FPGA-IP and can detect 100% of degenerate faults in the proposed FPGA-IP. |
| キーワード(和) | FPGA / ソフトIP(ソフトマクロ) / 論理セル / 出荷テスト |
| キーワード(英) | FPGA / Soft IP(Soft Macro) / Logic Cell / Shipping Test |
| 資料番号 | VLD2020-61,CPSY2020-44,RECONF2020-80 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-ARC / IPSJ-SLDM |
|---|---|
| 開催期間 | 2021/1/25(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 福田 大輔(富士通研) / 井上 弘士(九大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 小林 和淑(京都工繊大) |
| 副委員長氏名（英） | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
| 幹事氏名（和） | 高前田 伸也(北大) / 津邑 公暁(名工大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 今村 智(富士通研) / 塩谷 亮太(名大) / 谷本 輝夫(九大) / 新田 高庸(NTT) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Shinya Takameda(Hokkaido Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Satoshi Imamura(Fujitsu lab.) / Ryota Shioya(Nagoya Univ.) / Teruo Tanimoto(Kyushu Univ.) / Koyo Nitta(NTT) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 小川 周吾(日立) / 有間 英志(東大) / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | Shugo Ogawa(Hitachi) / Eiji Arima(Univ. of Tokyo) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 少構成メモリ論理セルSLMを用いたFPGA-IP |
| サブタイトル（和） | |
| タイトル（英） | SLM based FPGA-IP soft core |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ソフトIP(ソフトマクロ) / Soft IP(Soft Macro) |
| キーワード(3)（和/英） | 論理セル / Logic Cell |
| キーワード(4)（和/英） | 出荷テスト / Shipping Test |
| 第 1 著者 氏名（和/英） | 中里 優弥 / Yuya Nakazato |
| 第 1 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ.) |
| 第 2 著者 氏名（和/英） | 古賀 大顕 / Hiroaki Koga |
| 第 2 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ.) |
| 第 3 著者 氏名（和/英） | 趙 謙 / Zhao Qian |
| 第 3 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 4 著者 氏名（和/英） | 尼崎 太樹 / Motoki Amagasaki |
| 第 4 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ.) |
| 第 5 著者 氏名（和/英） | 久我 守弘 / Morihiro Kuga |
| 第 5 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ.) |
| 第 6 著者 氏名（和/英） | 飯田 全広 / Masahiro Iida |
| 第 6 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ.) |
| 発表年月日 | 2021-01-26 |
| 資料番号 | VLD2020-61,CPSY2020-44,RECONF2020-80 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-337,CPSY-338,RECONF-339 |
| ページ範囲 | pp.125-130(VLD), pp.125-130(CPSY), pp.125-130(RECONF), |
| ページ数 | 6 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |