講演名 | 2021-01-25 IMAX2: GTHの8レーン化を契機とするIMAXの倍速化 中島 康彦(奈良先端大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | XILINX社製ZCU102をホストとし,AXI3インタフェースと3レーンのGTHによりデイジーチェイン接続されるシストリックアレイ型アクセラレータIMAXは、FPGA間インタフェースが性能ボトルネックであった。そこで、短いREADバースト長を補う予備的改良(疑似AXI4化)に加えて,GTHの8レーン化を行った.また,改良過程において64個のローカルメモリの各容量を32KBから64KBに増加できた.さらに,32bitデータを64bitレジスタの上位と下位にコピーしてSIMD化を助けるロード命令を追加した.限られた主記憶を有効利用する環境を想定した,事前転置をしない行列積およびunpackをしない畳み込み演算による評価の結果,改良後のIMAX2は,IMAXに対して約2倍の性能を出せることを確認した。 |
抄録(英) | |
キーワード(和) | シストリックアレイ / IMAX / IMAX2 / AXI3 / AXI4 / GTH / XILINX |
キーワード(英) | |
資料番号 | VLD2020-44,CPSY2020-27,RECONF2020-63 |
発行日 | 2021-01-18 (VLD, CPSY, RECONF) |
研究会情報 | |
研究会 | CPSY / RECONF / VLD / IPSJ-ARC / IPSJ-SLDM |
---|---|
開催期間 | 2021/1/25(から2日開催) |
開催地(和) | オンライン開催 |
開催地(英) | Online |
テーマ(和) | FPGA 応用および一般 |
テーマ(英) | FPGA Applications, etc. |
委員長氏名(和) | 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 福田 大輔(富士通研) / 井上 弘士(九大) / 中村 祐一(NEC) |
委員長氏名(英) | Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
副委員長氏名(和) | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 小林 和淑(京都工繊大) |
副委員長氏名(英) | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
幹事氏名(和) | 高前田 伸也(北大) / 津邑 公暁(名工大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 今村 智(富士通研) / 塩谷 亮太(名大) / 谷本 輝夫(九大) / 新田 高庸(NTT) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
幹事氏名(英) | Shinya Takameda(Hokkaido Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Satoshi Imamura(Fujitsu lab.) / Ryota Shioya(Nagoya Univ.) / Teruo Tanimoto(Kyushu Univ.) / Koyo Nitta(NTT) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
幹事補佐氏名(和) | 小川 周吾(日立) / 有間 英志(東大) / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 西元 琢真(日立) |
幹事補佐氏名(英) | Shugo Ogawa(Hitachi) / Eiji Arima(Univ. of Tokyo) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Takuma Nishimoto(Hitachi) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
---|---|
本文の言語 | JPN-ONLY |
タイトル(和) | IMAX2: GTHの8レーン化を契機とするIMAXの倍速化 |
サブタイトル(和) | |
タイトル(英) | |
サブタイトル(和) | |
キーワード(1)(和/英) | シストリックアレイ |
キーワード(2)(和/英) | IMAX |
キーワード(3)(和/英) | IMAX2 |
キーワード(4)(和/英) | AXI3 |
キーワード(5)(和/英) | AXI4 |
キーワード(6)(和/英) | GTH |
キーワード(7)(和/英) | XILINX |
第 1 著者 氏名(和/英) | 中島 康彦 / Yasuhiko Nakashima |
第 1 著者 所属(和/英) | 奈良先端科学技術大学院大学(略称:奈良先端大) Nara Institute of Science and Technology(略称:NAIST) |
発表年月日 | 2021-01-25 |
資料番号 | VLD2020-44,CPSY2020-27,RECONF2020-63 |
巻番号(vol) | vol.120 |
号番号(no) | VLD-337,CPSY-338,RECONF-339 |
ページ範囲 | pp.31-34(VLD), pp.31-34(CPSY), pp.31-34(RECONF), |
ページ数 | 4 |
発行日 | 2021-01-18 (VLD, CPSY, RECONF) |