| 講演名 | 2021-01-26 リアルタイム物体検出用FPGAアクセラレータの設計 坂 耕一郎(東芝), 古田 雅則(東芝), 小林 大祐(東芝), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、SSD(Single Shot Detector)にSelf-Attention機能を追加し物体検出性能を強化したMASSD(Multi-Scale Attention SSD)アルゴリズムをハードウェア処理するためのFPGAアクセラレータの設計について述べる。ダイナミックな固定小数点化を用いることでハードウェアの小型化と高い検出精度を実現し、自律分散的なデータ転送と演算ユニットの制御を用いることでDRAMアクセスを最小化し高効率な演算コアを実現した。試作したFPGAシステムは、512×512画素のカメラ画像入力に対して最大約10FPSの高速処理を実現した。 |
| 抄録(英) | This paper presents a FPGA accelerator design for a real-time object detection algorithm using MASSD (Multi-Scale Attention SSD), which incorporates a self-attention mechanism in SSD (Single Shot Detector).The FPGA accelerator employs dynamic quantization method to decrease resource utilization while maintaining computational accuracy. Autonomous data transfer mechanism in the accelerator increases the utilization of the computational unit by reducing DRAM access. The developed FPGA system successfully operates at 10 FPS with 512x512 input images. |
| キーワード(和) | アクセラレータ / 物体検出 / SSD / Attention / MASSD |
| キーワード(英) | Accelerator / Object Detection / SSD / Attention / MASSD |
| 資料番号 | VLD2020-56,CPSY2020-39,RECONF2020-75 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-ARC / IPSJ-SLDM |
|---|---|
| 開催期間 | 2021/1/25(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 福田 大輔(富士通研) / 井上 弘士(九大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 小林 和淑(京都工繊大) |
| 副委員長氏名（英） | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
| 幹事氏名（和） | 高前田 伸也(北大) / 津邑 公暁(名工大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 今村 智(富士通研) / 塩谷 亮太(名大) / 谷本 輝夫(九大) / 新田 高庸(NTT) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Shinya Takameda(Hokkaido Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Satoshi Imamura(Fujitsu lab.) / Ryota Shioya(Nagoya Univ.) / Teruo Tanimoto(Kyushu Univ.) / Koyo Nitta(NTT) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 小川 周吾(日立) / 有間 英志(東大) / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | Shugo Ogawa(Hitachi) / Eiji Arima(Univ. of Tokyo) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リアルタイム物体検出用FPGAアクセラレータの設計 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Accelerator Design for Real-Time Object Detection |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アクセラレータ / Accelerator |
| キーワード(2)（和/英） | 物体検出 / Object Detection |
| キーワード(3)（和/英） | SSD / SSD |
| キーワード(4)（和/英） | Attention / Attention |
| キーワード(5)（和/英） | MASSD / MASSD |
| 第 1 著者 氏名（和/英） | 坂 耕一郎 / Koichiro Ban |
| 第 1 著者 所属（和/英） | (株)東芝(略称：東芝) Toshiba Corporation(略称：Toshiba) |
| 第 2 著者 氏名（和/英） | 古田 雅則 / Masanori Furuta |
| 第 2 著者 所属（和/英） | (株)東芝(略称：東芝) Toshiba Corporation(略称：Toshiba) |
| 第 3 著者 氏名（和/英） | 小林 大祐 / Daisuke Kobayashi |
| 第 3 著者 所属（和/英） | (株)東芝(略称：東芝) Toshiba Corporation(略称：Toshiba) |
| 発表年月日 | 2021-01-26 |
| 資料番号 | VLD2020-56,CPSY2020-39,RECONF2020-75 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-337,CPSY-338,RECONF-339 |
| ページ範囲 | pp.96-100(VLD), pp.96-100(CPSY), pp.96-100(RECONF), |
| ページ数 | 5 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |