| 講演名 | 2021-01-25 Implementation of Quantized Deep Neural Network on FPGA 潘 虹芸(産総研/東大), ベン アメド アクラム(産総研), 池上 努(産総研), 冨永 一輝(東大), 工藤 知宏(産総研/東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD2020-50,CPSY2020-33,RECONF2020-69 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-ARC / IPSJ-SLDM |
|---|---|
| 開催期間 | 2021/1/25(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 入江 英嗣(東大) / 柴田 裕一郎(長崎大) / 福田 大輔(富士通研) / 井上 弘士(九大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Yuichiro Shibata(Nagasaki Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 小林 和淑(京都工繊大) |
| 副委員長氏名（英） | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
| 幹事氏名（和） | 高前田 伸也(北大) / 津邑 公暁(名工大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 今村 智(富士通研) / 塩谷 亮太(名大) / 谷本 輝夫(九大) / 新田 高庸(NTT) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Shinya Takameda(Hokkaido Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Satoshi Imamura(Fujitsu lab.) / Ryota Shioya(Nagoya Univ.) / Teruo Tanimoto(Kyushu Univ.) / Koyo Nitta(NTT) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 小川 周吾(日立) / 有間 英志(東大) / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | Shugo Ogawa(Hitachi) / Eiji Arima(Univ. of Tokyo) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Quantized Deep Neural Network on FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 潘 虹芸 / Pan Hongyi |
| 第 1 著者 所属（和/英） | 産業技術総合研究所/東京大学(略称：産総研/東大) National Institute of Advanced Industrial Science and Technology/The University of Tokyo(略称：AIST/The Univ. of Tokyo) |
| 第 2 著者 氏名（和/英） | ベン アメド アクラム / Ben Ahmed Akram |
| 第 2 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) National Institute of Advanced Industrial Science and Technology(略称：AIST) |
| 第 3 著者 氏名（和/英） | 池上 努 / Ikegami Tsutomu |
| 第 3 著者 所属（和/英） | 産業技術総合研究所(略称：産総研) National Institute of Advanced Industrial Science and Technology(略称：AIST) |
| 第 4 著者 氏名（和/英） | 冨永 一輝 / Tominaga Kazuki |
| 第 4 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：The Univ. of Tokyo) |
| 第 5 著者 氏名（和/英） | 工藤 知宏 / Kudoh Tomohiro |
| 第 5 著者 所属（和/英） | 産業技術総合研究所/東京大学(略称：産総研/東大) National Institute of Advanced Industrial Science and Technology/The University of Tokyo(略称：AIST/The Univ. of Tokyo) |
| 発表年月日 | 2021-01-25 |
| 資料番号 | VLD2020-50,CPSY2020-33,RECONF2020-69 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-337,CPSY-338,RECONF-339 |
| ページ範囲 | pp.63-68(VLD), pp.63-68(CPSY), pp.63-68(RECONF), |
| ページ数 | 6 |
| 発行日 | 2021-01-18 (VLD, CPSY, RECONF) |