講演名 2021-01-28
Rubyを基にしたハードウェア記述言語“HDLRuby”によるニューラルネットワークのハードウェア実装に関する検討
酒井 凌大(有明高専), 前原 祐生(有明高専), ゴーチェ ロヴィック(有明高専),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年,ニューラルネットワークアクセラレータとして,CPUやGPUベースの実装と比較してレイテンシや消費電力あたりの性能が優れているFPGAが注目されている.FPGAにニューラルネットワークを実装する方法として高位合成やハードウェア記述言語によるレジスタ転送レベルでの実装が挙げられるが,本研究では,新たにHDLRubyを用いた.HDLRubyは従来のハードウェア記述言語に搭載されていないソフトウェアのパラダイムを搭載しており,非常に高い柔軟性を持つ.この特性を活用し,各層の活性化関数や各層のニューロン数,層数などを任意に変更できるモジュールの実装方法を検討した.そして,検討した手法を基にモジュールを実装し,HDLRubyコードとコンパイラで生成されたVerilog HDLコードでシミュレーションを行った結果,ともに推論の動作が確認できた.さらに,生成されたVerilog HDLコードが元のコードの数倍の長さになることがわかった.
抄録(英) In the recent years, FPGAs have been attracting attention as neural network accelerators for their superior performance in terms of latency and power consumption compared to CPU-and GPU-based implementations. In this study we used HDLRuby, a hardware description language including SW paradigms not available in equivalent languages. They make this language very flexible, and we took advantage of these features to freely set the number of layers and for each layer, their activation function, their number of neurons. We implemented the moduleusing the above method, simulatedit using the HDLRuby code and the Verilog HDL code. The Verilog HDLcode provesto be several times longer than the original code.
キーワード(和) FPGA / HDLRuby / Ruby / ニューラルネットワーク
キーワード(英) FPGA / HDLRuby / Ruby / Neural Networks
資料番号 CAS2020-53,ICTSSL2020-38
発行日 2021-01-21 (CAS, ICTSSL)

研究会情報
研究会 CAS / ICTSSL
開催期間 2021/1/28(から2日開催)
開催地(和) オンライン開催
開催地(英) Online
テーマ(和) 学生セッション,一般
テーマ(英) Students session, General session
委員長氏名(和) 高島 康裕(北九州市大) / 田村 裕(中大)
委員長氏名(英) Yasuhiro Takashima(Univ. of Kitakyushu) / Hiroshi Tamura(Chuo Univ.)
副委員長氏名(和) 佐藤 弘樹(ソニーLSIデザイン) / 行田 弘一(芝浦工大) / 井ノ口 宗成(富山大)
副委員長氏名(英) Hiroki Sato(Sony LSI Design) / Koichi Gyoda(Shibaura Inst. of Tech.) / Munenari Inoguchi(Toyama Univ.)
幹事氏名(和) 佐藤 隆英(山梨大) / 下田 真二(ソニーLSIデザイン) / 遠藤 邦夫(Synspective) / 大塚 晃(事業創造大)
幹事氏名(英) Takahide Sato(Yamanashi Univ.) / Shinji Shimoda(Sony LSI Design) / Kunio Endo(Synspective) / Akira Otsuka(Jigyo)
幹事補佐氏名(和) 山口 基(テクノプロ) / 中村 洋平(日立) / 横山 俊一(防災科学技術研)
幹事補佐氏名(英) Motoi Yamaguchi(TECHNOPRO) / Yohei Nakamura(Hitachi) / Shunichi Yokoyama(NIED)

講演論文情報詳細
申込み研究会 Technical Committee on Circuits and Systems / Technical Committee on Information and Communication Technologies for Safe and Secure Life
本文の言語 JPN
タイトル(和) Rubyを基にしたハードウェア記述言語“HDLRuby”によるニューラルネットワークのハードウェア実装に関する検討
サブタイトル(和)
タイトル(英) A Hardware Implementation of Neural Networks using HDLRuby, a Ruby-based Hardware Description Language
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) HDLRuby / HDLRuby
キーワード(3)(和/英) Ruby / Ruby
キーワード(4)(和/英) ニューラルネットワーク / Neural Networks
第 1 著者 氏名(和/英) 酒井 凌大 / Ryota Sakai
第 1 著者 所属(和/英) 有明工業高等専門学校(略称:有明高専)
National Institute of Technology, Ariake College(略称:NITAC)
第 2 著者 氏名(和/英) 前原 祐生 / Yuki Maehara
第 2 著者 所属(和/英) 有明工業高等専門学校(略称:有明高専)
National Institute of Technology, Ariake College(略称:NITAC)
第 3 著者 氏名(和/英) ゴーチェ ロヴィック / Lovic Gauthier
第 3 著者 所属(和/英) 有明工業高等専門学校(略称:有明高専)
National Institute of Technology, Ariake College(略称:NITAC)
発表年月日 2021-01-28
資料番号 CAS2020-53,ICTSSL2020-38
巻番号(vol) vol.120
号番号(no) CAS-346,ICTSSL-347
ページ範囲 pp.79-84(CAS), pp.79-84(ICTSSL),
ページ数 6
発行日 2021-01-21 (CAS, ICTSSL)