| 講演名 | 2020-11-17 BDDに基づく光論理回路の消費電力を最小化する変数順序付け 松尾 亮祐(京大), 湊 真一(京大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年ナノフォトニックデバイスを用いた光論理回路は, 超高速な動作が見込めるために注目を集めている. BDD （二分決定グラフ）に基づく光論理回路は光の高速性を活かすことができるために, BDD に基づく論理合成手法がいくつか提案されている. しかし, BDD に基づく回路は消費電力が非常に大きくなる課題を持つ. この課題への対策として, 本稿では消費電力を最小化する BDD の変数順序を求めるアルゴリズムを提案する. 我々の知る限り, これまでに光論理回路の消費電力を最小化する BDD の変数順序に関する研究はなされていない. 本稿では, 消費電力が変数順序に大きく依存すること, また電力を最小化する変数順序を求める最適化問題には既存の変数順序付け手法が適用できないことを示す. 隣接変数交換を活用することにより, 提案手法は高速化を図っている. ISCAS’85 ベンチマーク回路に対して, LUT テクノロジマッパーを適用することにより得られる 最大10 入力までの論理関数に対して実験を行い, 提案手法は実用的な計算時間で, ノード数最小の変数順序と比べて, 平均して消費電力を 30% を削減可能であった. |
| 抄録(英) | Optical logic circuits based on integrated nanophotonics have attracted significant interest due to their ultra-high-speed operation. Several researchers have studied a synthesis method based on the Binary Decision Diagram (BDD), as BDD-based optical logic circuits can take advantage of the light speed. However, a fundamental disadvantage of BDD-basedoptical logic circuits is high power consumption. To address this issue, we propose a variable ordering algorithm for minimizing the power consumption. To the best of our knowledge, this is the first study of an optimization method of BDDs for optical logiccircuits. In this paper, we demonstrate that the power consumption largely depends on the variable order of a BDD; however, an optimization problem of finding the variable order to minimize the power consumption has large time complexity. To reduce the execution time, our algorithm utilizes an efficient reordering method based on adjacent variable swap. Experimental results using 10-input logic functions obtained by applying an LUT technology mapper to an ISCAS’85 c7552 benchmark circuit demonstrate that our algorithm can reduces the power consumption by an average of 30% within a reasonable amount of timecompared to the results of variable orders that minimize the number of nodes. |
| キーワード(和) | 光論理回路 / 二分決定グラフ (BDD) / 変数順序付け |
| キーワード(英) | Optical logic circuit / Binary Decision Diagram (BDD) / Variable ordering |
| 資料番号 | VLD2020-24,ICD2020-44,DC2020-44,RECONF2020-43 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2020/11/17(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2020 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2020 -New Field of VLSI Design- |
| 委員長氏名（和） | 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 小林 和淑(京都工繊大) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(キオクシア) |
| 副委員長氏名（英） | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(masafumi2.takahashi@kioxia.com) |
| 幹事氏名（和） | 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 新井 雅之(日大) / 難波 一輝(千葉大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | BDDに基づく光論理回路の消費電力を最小化する変数順序付け |
| サブタイトル（和） | |
| タイトル（英） | Variable Ordering for Minimizing Power Consumption of BDD-based Optical Logic Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 光論理回路 / Optical logic circuit |
| キーワード(2)（和/英） | 二分決定グラフ (BDD) / Binary Decision Diagram (BDD) |
| キーワード(3)（和/英） | 変数順序付け / Variable ordering |
| 第 1 著者 氏名（和/英） | 松尾 亮祐 / Ryosuke Matsuo |
| 第 1 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ) |
| 第 2 著者 氏名（和/英） | 湊 真一 / Shin-ichi Minato |
| 第 2 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ) |
| 発表年月日 | 2020-11-17 |
| 資料番号 | VLD2020-24,ICD2020-44,DC2020-44,RECONF2020-43 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-234,ICD-235,DC-236,RECONF-237 |
| ページ範囲 | pp.78-83(VLD), pp.78-83(ICD), pp.78-83(DC), pp.78-83(RECONF), |
| ページ数 | 6 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |