| 講演名 | 2020-11-17 Sparse Robust Deep Autoencoderを用いた心電図外れ値検出器のハードウェア向けモデル圧縮手法について 曽我 尚人(東工大), 佐藤 真平(東工大), 中原 啓貴(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，心電図を日常生活の中で記録できるように携帯型の心電図計やウェアラブルデバイスが普及し始め ている. これらの測定機器から得られた心電図データを，深層学習を含む機械学習を用いて自動解析する研究が盛んに 行われている. しかし, 通常の深層学習のモデルはパラメータ数が膨大であり，携帯型のハードウェアへの実装に適さ ない. 本研究では，小型の組み込み機器に，ニューラルネットワークをベースとした Autoencoder による心電図の外 れ値検出器を実装する方法を提案する. 本研究では，教師データ無しで学習できる Robust Deep Autoencoder を用い て外れ値検出器の学習を行った. その際にスパース化を行い，重みパラメータ数の削減を行った. さらに，固定小数点 化，weight sharing を適用し，精度を維持したまま重みパラメータ容量を 96% 削減できることを示した.Autoencoder を FPGA 上に実装して実行時間，消費電力の測定を行い，CPU に比 べて 12 倍高速かつ 106 倍の電力効率で動作す ることを確認した. |
| 抄録(英) | Advancements in portable electrocardiographs have allowed electrocardiogram (ECG) signals to be recorded in everyday life. Machine-learning techniques, including deep learning, have been used in numerous studies to analyze ECG signals because they exhibit superior performance to conventional methods. However, deep-learning based models often have too many parameters to implement on mobile hardware, its amount of hardware is too large and dissipates much power consumption. We propose a design flow to implement the outlier detector using an autoencoder on a low-end FPGA. To shorten the preparation time of ECG data used in training an autoencoder, an unsupervised learning technique is applied. Additionally, to minimize the volume of the weight parameters, a weight sparseness technique is applied. Also, all the parameters are converted into fixed-point values, and weight sharing technique was applied to further reduce the weight parameter volume. We implemented the autoencoder on a Digilent Inc. ZedBoard and compared the results with those for the ARM mobile CPU for a built-in device. The results indicated that our FPGA implementation of the outlier detector was 12 times faster and 106 times more energy-efficient. |
| キーワード(和) | 外れ値検出 / autoencoder / 教師なし学習 / FPGA |
| キーワード(英) | outlier detection / autoencoder / unsupervised learning / FPGA |
| 資料番号 | VLD2020-17,ICD2020-37,DC2020-37,RECONF2020-36 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2020/11/17(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2020 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2020 -New Field of VLSI Design- |
| 委員長氏名（和） | 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 小林 和淑(京都工繊大) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(キオクシア) |
| 副委員長氏名（英） | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(masafumi2.takahashi@kioxia.com) |
| 幹事氏名（和） | 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 新井 雅之(日大) / 難波 一輝(千葉大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Sparse Robust Deep Autoencoderを用いた心電図外れ値検出器のハードウェア向けモデル圧縮手法について |
| サブタイトル（和） | |
| タイトル（英） | Energy-Efficient ECG Signals Outlier Detection Hardware Using a Sparse Robust Deep Autoencoder |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 外れ値検出 / outlier detection |
| キーワード(2)（和/英） | autoencoder / autoencoder |
| キーワード(3)（和/英） | 教師なし学習 / unsupervised learning |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 曽我 尚人 / Naoto Soga |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 佐藤 真平 / Shimpei Sato |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 3 著者 氏名（和/英） | 中原 啓貴 / HIroki Nakahara |
| 第 3 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2020-11-17 |
| 資料番号 | VLD2020-17,ICD2020-37,DC2020-37,RECONF2020-36 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-234,ICD-235,DC-236,RECONF-237 |
| ページ範囲 | pp.36-41(VLD), pp.36-41(ICD), pp.36-41(DC), pp.36-41(RECONF), |
| ページ数 | 6 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |