| 講演名 | 2020-11-17 誘導結合無線通信インターフェース搭載チップにおける抵抗分布解析 茅島 秀人(慶大), 天野 英晴(慶大), 四手井 綱章(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 3 次元積層の1 つであるビルディングブロック型計算システムは、コイル間の電磁誘導を利用した誘導結合無線通信インターフェースTCI(Through Chip Interface) を用いてチップ間通信を実現する。しかし、TCI は設計値より多くの電圧を必要とし、設計値より低い動作周波数を出力するという問題を抱えている。本論文ではこの問題を解決するため、TCI を搭載した各チップの抵抗分布解析を行った結果を示す。 |
| 抄録(英) | Building Block Computing Systems, one of the 3D stacked LSI systems, use a wireless communication interface TCI (Through Chip Interface) using electromagnetic induction between coils as an inter-chip communication technology. However, TCI needs more voltages than designed values and outputs lower operating frequencies than designed values. To solve this problem, we show the results of resistance distribution analysis for each chip with TCI. |
| キーワード(和) | ビルディングブロック型計算システム / ThruChip Interface / 3次元積層LSI |
| キーワード(英) | Building block computing system / ThruChip Interface / 3-D stacked VLSIs |
| 資料番号 | VLD2020-19,ICD2020-39,DC2020-39,RECONF2020-38 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2020/11/17(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2020 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2020 -New Field of VLSI Design- |
| 委員長氏名（和） | 福田 大輔(富士通研) / 高橋 寛(愛媛大) / 柴田 裕一郎(長崎大) / 永田 真(神戸大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Hiroshi Takahashi(Ehime Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Makoto Nagata(Kobe Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 小林 和淑(京都工繊大) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 高橋 真史(キオクシア) |
| 副委員長氏名（英） | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Masafumi Takahashi(masafumi2.takahashi@kioxia.com) |
| 幹事氏名（和） | 桜井 祐市(日立) / 兼本 大輔(大阪大学) / 新井 雅之(日大) / 難波 一輝(千葉大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 瀬戸 謙修(東京都市大) / 密山 幸男(高知工科大) / 君家 一紀(三菱電機) / 廣本 正之(富士通研) |
| 幹事氏名（英） | Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Kenshu Seto(Tokyo City Univ.) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Kazuki Oya(Mitsubishi Electric) / Masayuki Hiromoto(Fujistu Lab.) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 中原 啓貴(東工大) / 竹村 幸尚(インテル) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yukitaka Takemura(INTEL) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 誘導結合無線通信インターフェース搭載チップにおける抵抗分布解析 |
| サブタイトル（和） | |
| タイトル（英） | Analysis of Resistance Distribution in Chips with Inductive Coupling Wireless Communication Interface |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ビルディングブロック型計算システム / Building block computing system |
| キーワード(2)（和/英） | ThruChip Interface / ThruChip Interface |
| キーワード(3)（和/英） | 3次元積層LSI / 3-D stacked VLSIs |
| 第 1 著者 氏名（和/英） | 茅島 秀人 / Hideto Kayashima |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | 四手井 綱章 / Tsunaaki Shidei |
| 第 3 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2020-11-17 |
| 資料番号 | VLD2020-19,ICD2020-39,DC2020-39,RECONF2020-38 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | VLD-234,ICD-235,DC-236,RECONF-237 |
| ページ範囲 | pp.48-53(VLD), pp.48-53(ICD), pp.48-53(DC), pp.48-53(RECONF), |
| ページ数 | 6 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |