講演名 2020-10-26
ペアリングハードウェアに対するパイプラインスケジューリングを利用した電力解析攻撃
山﨑 満文(横浜国大), 坂本 純一(横浜国大), 松本 勉(横浜国大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高機能暗号の構成に用いられるペアリング計算のレイテンシを小さく抑えるために,パイプライン型剰余乗算器を搭載したハードウェア実装が有用であることが知られている.パイプライン実装では,それを行わない場合に比べて同時に行われる処理が複雑化するため,電力解析攻撃に対して耐性が増す可能性があるが,その詳細は十分には解明されていない.本報告ではパイプラインスケジューリングに着目し,電力解析攻撃の対象であるペアリングハードウェアに攻撃者にとって都合のよい入力を与える方法により,暴こうとする秘密情報の候補を絞り込める可能性につき考察する.
抄録(英) To reduce the latency of pairing calculation for advanced cryptography, hardware implementations with pipelined modular multipliers are effective. Because processing on a pipelined implementation is more complex than without it, that has a potential of resistance against power analysis attack. However, the detailed analyses have not been studied enough. This report discusses the potential that an attacker extracts secret information by power analysis attack with adequate inputs focusing pipeline scheduling to the targeted pairing hardware.
キーワード(和) 高機能暗号 / ペアリングハードウェア / パイプラインスケジューリング / 電力解析攻撃 / サイドチャネルセキュリティ
キーワード(英) advanced cryptography / pairing hardware / pipeline scheduling / power analysis attack / side-channel security
資料番号 HWS2020-26,ICD2020-15
発行日 2020-10-19 (HWS, ICD)

研究会情報
研究会 ICD / HWS
開催期間 2020/10/26(から1日開催)
開催地(和) オンライン開催
開催地(英) Online
テーマ(和) ハードウェアセキュリティ,一般
テーマ(英) Hardware Security, etc.
委員長氏名(和) 永田 真(神戸大) / 池田 誠(東大)
委員長氏名(英) Makoto Nagata(Kobe Univ.) / Makoto Ikeda(Univ. of Tokyo)
副委員長氏名(和) 高橋 真史(キオクシア) / 島崎 靖久(ルネサスエレクトロニクス) / 永田 真(神戸大)
副委員長氏名(英) Masafumi Takahashi(masafumi2.takahashi@kioxia.com) / Yasuhisa Shimazaki(Renesas Electronics) / Makoto Nagata(Kobe Univ.)
幹事氏名(和) 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 小野 貴継(九大) / 高橋 順子(NTT)
幹事氏名(英) Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Takatsugu Ono(Kyushu Univ.) / Junko Takahashi(NTT)
幹事補佐氏名(和) 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 久保木 猛(九大)
幹事補佐氏名(英) Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Integrated Circuits and Devices / Technical Committee on Hardware Security
本文の言語 JPN
タイトル(和) ペアリングハードウェアに対するパイプラインスケジューリングを利用した電力解析攻撃
サブタイトル(和)
タイトル(英) Power Analysis Attack Using Pipeline Scheduling on Pairing Hardware
サブタイトル(和)
キーワード(1)(和/英) 高機能暗号 / advanced cryptography
キーワード(2)(和/英) ペアリングハードウェア / pairing hardware
キーワード(3)(和/英) パイプラインスケジューリング / pipeline scheduling
キーワード(4)(和/英) 電力解析攻撃 / power analysis attack
キーワード(5)(和/英) サイドチャネルセキュリティ / side-channel security
第 1 著者 氏名(和/英) 山﨑 満文 / Mitsufumi Yamazaki
第 1 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:YNU)
第 2 著者 氏名(和/英) 坂本 純一 / Junichi Sakamoto
第 2 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:YNU)
第 3 著者 氏名(和/英) 松本 勉 / Tsutomu Matsumoto
第 3 著者 所属(和/英) 横浜国立大学(略称:横浜国大)
Yokohama National University(略称:YNU)
発表年月日 2020-10-26
資料番号 HWS2020-26,ICD2020-15
巻番号(vol) vol.120
号番号(no) HWS-211,ICD-212
ページ範囲 pp.7-12(HWS), pp.7-12(ICD),
ページ数 6
発行日 2020-10-19 (HWS, ICD)