| 講演名 | 2020-10-26 即時に故障検出可能な高効率AESハードウェアの検討 柳生 佑介(東北大), 上野 嶺(東北大), 本間 尚文(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，即時に故障検出可能な高効率AESハードウェアアーキテクチャの設計について述べる．提案アーキテクチャは，差分故障解析 (DFA: Differential Fault Analysis) への対策を主な目的として，暗号化/復号中に発生した（注入された）演算誤りを即時に検知する．提案アーキテクチャは，AES暗復号データパスを非線形演算部と線形演算部からなる二つのサブブロックに分割し，ラウンド関数の半分を実行後に即座に逆演算による検算を行う故障検知スキームに基づく．本稿で提案するアーキテクチャは，上記の故障検知スキームと最新のAES暗復号データパスの最適化手法（レジスタリタイミングや命令順序交換，乗法的オフセット）を組み合わせることで少ないオーバーヘッドおよび高い効率で暗号化・復号と故障検知を実現する．本稿では，論理合成およびシミュレーションの結果から，提案AESハードウェアは既存手法と比較して92%高い面積スループット効率および47%省電力でAES暗号化・復号と故障検知が可能なことを示す． |
| 抄録(英) | This paper presents an efficient AES encryption/decryption hardware architecturewith a fault detection scheme. The proposed hardware detects fault(s) during encryption and decryption immediately, mainly to counter fault injection attacks with differential fault analysis (DFA). The proposed hardware employs a fault detection scheme to verify the correctness and detect faults, where the datapath is divided into two subblocks of linear and nonlinear parts, and an inverse function is executed one clock after a half of round function. The proposed hardware combines the above fault detection scheme with the state-of-the-art datapath optimization techniques (e.g., operation reordering, register retiming, and multiplicative-offset) to achieve both efficient AES encryption/decryption and tamper-resistance to DFAs. We show that the proposed AES hardware achieves 92% higher area-throughput efficiency and 47% lower power consumption than conventional hardware through a logic synthesis and simulation. |
| キーワード(和) | AES暗復号ハードウェア / 故障注入攻撃 / 差分故障解析 / フォールトトレランス |
| キーワード(英) | AES hardware architechure / fault injection attack / differential fault analysis / fault tolerance |
| 資料番号 | HWS2020-31,ICD2020-20 |
| 発行日 | 2020-10-19 (HWS, ICD) |
| 研究会情報 | |
| 研究会 | ICD / HWS |
|---|---|
| 開催期間 | 2020/10/26(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | ハードウェアセキュリティ，一般 |
| テーマ（英） | Hardware Security, etc. |
| 委員長氏名（和） | 永田 真(神戸大) / 池田 誠(東大) |
| 委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Makoto Ikeda(Univ. of Tokyo) |
| 副委員長氏名（和） | 高橋 真史(キオクシア) / 島崎 靖久(ルネサスエレクトロニクス) / 永田 真(神戸大) |
| 副委員長氏名（英） | Masafumi Takahashi(masafumi2.takahashi@kioxia.com) / Yasuhisa Shimazaki(Renesas Electronics) / Makoto Nagata(Kobe Univ.) |
| 幹事氏名（和） | 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 小野 貴継(九大) / 高橋 順子(NTT) |
| 幹事氏名（英） | Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Takatsugu Ono(Kyushu Univ.) / Junko Takahashi(NTT) |
| 幹事補佐氏名（和） | 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 即時に故障検出可能な高効率AESハードウェアの検討 |
| サブタイトル（和） | |
| タイトル（英） | Design of Efficient AES Hardware with Immediately Fault Detection Capability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | AES暗復号ハードウェア / AES hardware architechure |
| キーワード(2)（和/英） | 故障注入攻撃 / fault injection attack |
| キーワード(3)（和/英） | 差分故障解析 / differential fault analysis |
| キーワード(4)（和/英） | フォールトトレランス / fault tolerance |
| 第 1 著者 氏名（和/英） | 柳生 佑介 / Yusuke Yagyu |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 上野 嶺 / Rei Ueno |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 本間 尚文 / Naofumi Homma |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 発表年月日 | 2020-10-26 |
| 資料番号 | HWS2020-31,ICD2020-20 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | HWS-211,ICD-212 |
| ページ範囲 | pp.36-41(HWS), pp.36-41(ICD), |
| ページ数 | 6 |
| 発行日 | 2020-10-19 (HWS, ICD) |