講演名 | 2020-10-26 セキュアICチップにおける物理設計改竄の検出に向けた高効率シミュレーション手法の検討 安田 一樹(神戸大), 門田 和樹(神戸大), 中川 大地(神戸大), 永田 真(神戸大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年のIoT社会の発展に伴い、ハードウェア内の集積回路に対して様々なセキュリティ対策が開発されている。そのような対策設計に対してハードウェアトロージャンと呼ばれる悪意ある小規模回路を攻撃者が仕込み情報を盗み取ることが懸念されている。本稿では集積回路の設計段階においてハードウェアトロージャンなどの意図しない設計改竄が行われているかどうかをシミュレーションによって検出する技術の開発に取り組んだ。 |
抄録(英) | With the development of the IoT society in recent years, various security measures have been developed for integrated circuits in hardware. There is a concern that attackers may steal embedded information from malicious small circuits called hardware trojans. In this paper, we have developed a technique to detect unintentional design alteration such as hardware trojan in the design stage of an integrated circuit by simulation. |
キーワード(和) | ハードウェアトロージャン / 集積回路 / 設計改竄 / シミュレーション |
キーワード(英) | Hardware trojan / Integrated circuit / Design alteration / Simulation |
資料番号 | HWS2020-41,ICD2020-30 |
発行日 | 2020-10-19 (HWS, ICD) |
研究会情報 | |
研究会 | ICD / HWS |
---|---|
開催期間 | 2020/10/26(から1日開催) |
開催地(和) | オンライン開催 |
開催地(英) | Online |
テーマ(和) | ハードウェアセキュリティ,一般 |
テーマ(英) | Hardware Security, etc. |
委員長氏名(和) | 永田 真(神戸大) / 池田 誠(東大) |
委員長氏名(英) | Makoto Nagata(Kobe Univ.) / Makoto Ikeda(Univ. of Tokyo) |
副委員長氏名(和) | 高橋 真史(キオクシア) / 島崎 靖久(ルネサスエレクトロニクス) / 永田 真(神戸大) |
副委員長氏名(英) | Masafumi Takahashi(masafumi2.takahashi@kioxia.com) / Yasuhisa Shimazaki(Renesas Electronics) / Makoto Nagata(Kobe Univ.) |
幹事氏名(和) | 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 小野 貴継(九大) / 高橋 順子(NTT) |
幹事氏名(英) | Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Takatsugu Ono(Kyushu Univ.) / Junko Takahashi(NTT) |
幹事補佐氏名(和) | 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 久保木 猛(九大) |
幹事補佐氏名(英) | Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Hardware Security |
---|---|
本文の言語 | JPN |
タイトル(和) | セキュアICチップにおける物理設計改竄の検出に向けた高効率シミュレーション手法の検討 |
サブタイトル(和) | |
タイトル(英) | Investigation of High-Efficiency Simulation Method for Detection of Physical Design Falsification in Secure IC Chip |
サブタイトル(和) | |
キーワード(1)(和/英) | ハードウェアトロージャン / Hardware trojan |
キーワード(2)(和/英) | 集積回路 / Integrated circuit |
キーワード(3)(和/英) | 設計改竄 / Design alteration |
キーワード(4)(和/英) | シミュレーション / Simulation |
第 1 著者 氏名(和/英) | 安田 一樹 / Kazuki Yasuda |
第 1 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 2 著者 氏名(和/英) | 門田 和樹 / Kazuki Monta |
第 2 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 3 著者 氏名(和/英) | 中川 大地 / Daichi Nakagawa |
第 3 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 4 著者 氏名(和/英) | 永田 真 / Makoto Nagata |
第 4 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
発表年月日 | 2020-10-26 |
資料番号 | HWS2020-41,ICD2020-30 |
巻番号(vol) | vol.120 |
号番号(no) | HWS-211,ICD-212 |
ページ範囲 | pp.94-98(HWS), pp.94-98(ICD), |
ページ数 | 5 |
発行日 | 2020-10-19 (HWS, ICD) |