| 講演名 | 2020-08-07 Gate-all-around p-type poly-Si junctionless nanowire transistor with steep subthreshold slope Min-Ju Ahn(IIS, Tokyo Univ.), Takuya Saraya(IIS, Tokyo Univ.), Masaharu Kobayashi(IIS, Tokyo Univ.), Toshiro Hiramoto(IIS, Tokyo Univ.), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | In this work, GAA p-type junctionless nanowire transistor with BF2+ implanted poly-Si channel have been fabricated and evaluated. It exhibits excellent subthreshold slope (SS) close to ideal SS value as well as high on/off current ratio and low off-current. It is mainly attributted to that fluorine ions introduced during BF2+ implantation can produce high quaility of poly-Si channel by effectively passivating grain boundary defects, and segregation of boron ions during high temperature channel thinning process, which results in larger grain size (reduced grain boundary defects) and reduced channel concentration. |
| 抄録(英) | In this work, GAA p-type junctionless nanowire transistor with BF2+ implanted poly-Si channel have been fabricated and evaluated. It exhibits excellent subthreshold slope (SS) close to ideal SS value as well as high on/off current ratio and low off-current. It is mainly attributted to that fluorine ions introduced during BF2+ implantation can produce high quaility of poly-Si channel by effectively passivating grain boundary defects, and segregation of boron ions during high temperature channel thinning process, which results in larger grain size (reduced grain boundary defects) and reduced channel concentration. |
| キーワード(和) | Gate-all-around / Junctionless / Poly-Si / Fluorine passivation |
| キーワード(英) | Gate-all-around / Junctionless / Poly-Si / Fluorine passivation |
| 資料番号 | SDM2020-9,ICD2020-9 |
| 発行日 | 2020-07-30 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | ICD / SDM / ITE-IST |
|---|---|
| 開催期間 | 2020/8/6(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 委員長氏名（和） | 永田 真(神戸大) / 平野 博茂(パナソニック・タワージャズ) / 秋田 純一(金沢大) |
| 委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Hiroshige Hirano(TowerJazz Panasonic) / Junichi Akita(Kanazawa Univ.) |
| 副委員長氏名（和） | 高橋 真史(東芝メモリ) / 大見 俊一郎(東工大) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
| 副委員長氏名（英） | Masafumi Takahashi(Toshiba-memory) / Shunichiro Ohmi(Tokyo Inst. of Tech.) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
| 幹事氏名（和） | 柘植 政利(ソシオネクスト) / 廣瀬 哲也(阪大) / 森 貴洋(産総研) / 小林 伸彰(日大) |
| 幹事氏名（英） | Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Osaka Univ.) / Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.) |
| 幹事補佐氏名（和） | 新居 浩二(フローディア) / 宮地 幸祐(信州大) / 久保木 猛(九大) / 野田 泰史(パナソニック) / 諏訪 智之(東北大) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) / 山下 雄一郎(TSMC) |
| 幹事補佐氏名（英） | Koji Nii(Floadia) / Kosuke Miyaji(Shinshu Univ.) / Takeshi Kuboki(Kyushu Univ.) / Taiji Noda(Panasonic) / Tomoyuki Suwa(Tohoku Univ.) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) / 山下 雄一郎(TSMC) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Silicon Device and Materials / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Gate-all-around p-type poly-Si junctionless nanowire transistor with steep subthreshold slope |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Gate-all-around / Gate-all-around |
| キーワード(2)（和/英） | Junctionless / Junctionless |
| キーワード(3)（和/英） | Poly-Si / Poly-Si |
| キーワード(4)（和/英） | Fluorine passivation / Fluorine passivation |
| 第 1 著者 氏名（和/英） | Min-Ju Ahn / Min-Ju Ahn |
| 第 1 著者 所属（和/英） | Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) |
| 第 2 著者 氏名（和/英） | Takuya Saraya / Takuya Saraya |
| 第 2 著者 所属（和/英） | Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) |
| 第 3 著者 氏名（和/英） | Masaharu Kobayashi / Masaharu Kobayashi |
| 第 3 著者 所属（和/英） | Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) |
| 第 4 著者 氏名（和/英） | Toshiro Hiramoto / Toshiro Hiramoto |
| 第 4 著者 所属（和/英） | Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) Institute of Industrial Science, The University of Tokyo(略称：IIS, Tokyo Univ.) |
| 発表年月日 | 2020-08-07 |
| 資料番号 | SDM2020-9,ICD2020-9 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | SDM-126,ICD-127 |
| ページ範囲 | pp.41-46(SDM), pp.41-46(ICD), |
| ページ数 | 6 |
| 発行日 | 2020-07-30 (SDM, ICD) |