| 講演名 | 2020-07-31 テストパターン数削減のためのゲート網羅故障の多重目標故障テスト生成法 浅見 竜輝(日大), 細川 利典(日大), 吉村 正義(京都産大), 新井 雅之(日大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，集積回路の高集積化・複雑化に伴い，セル内の欠陥が増加し，セル内の故障モデルのテスト生成法やゲート網羅故障モデルのテスト生成法が提案されている．ゲート網羅故障は各セルに対して2のそのセルの入力数乗個定義されるため，縮退故障モデルと比較して，テスト生成の対象とする故障数やテストパターン数が増大する．本論文ではテストパターン数を削減するために，テスト生成時に1つのテストパターンでより多くのゲート網羅故障の検出を可能とする多重目標故障テスト生成法を提案する．本手法の適用により検出可能なゲート網羅故障をすべて検出するためのテストパターン数を従来手法と比較して19~48%削減することができた． |
| 抄録(英) | In recent years, as the high density and complexity of integrated circuits have increased, defects in cells have increased, and test generation methods for fault models in cells and test generation methods for gate-exhaustive fault models have been proposed. Since the number of gate-exhaustive faults is defined as the total sum of 2 to the power of the number of cell inputs, the number of faults and the number of test patterns drastically increase compared to the stuck-at fault model. In this paper, to reduce the number of test patterns, we propose a multiple target test generation method that enables detection of as many gate-exhaustive faults as possible with one test pattern during test generation. The proposed method was able to detect all detectable gate-exhaustive faults and to reduce the number of test patterns by 19 to 48% compared to the conventional method. |
| キーワード(和) | ゲート網羅故障 / 多重目標故障テスト生成 / テスト圧縮 / 独立故障集合 / Partial MaxSAT |
| キーワード(英) | gate-exhaustive faults / multiple target fault test generation / test compaction / independent fault sets / Partial MaxSAT |
| 資料番号 | CPSY2020-12,DC2020-12 |
| 発行日 | 2020-07-23 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2020/7/30(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | SWoPP2020: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2020: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 委員長氏名（和） | 入江 英嗣(東大) / 高橋 寛(愛媛大) / 井上 弘士(九大) |
| 委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Hiroshi Takahashi(Ehime Univ.) / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 土屋 達弘(阪大) |
| 副委員長氏名（英） | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Tatsuhiro Tsuchiya(Osaka Univ.) |
| 幹事氏名（和） | 高前田 伸也(北大) / 津邑 公暁(名工大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 今村 智(富士通研) / 塩谷 亮太(東大) / 谷本 輝夫(九大) / 新田 高庸(NTT) |
| 幹事氏名（英） | Shinya Takameda(Hokkaido Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Satoshi Imamura(Fujitsu Labs.) / Ryota Shioya(Univ. of Tokyo) / Teruo Tanimoto(Kyushu Univ.) / Koyo Nitta(NTT) |
| 幹事補佐氏名（和） | 小川 周吾(日立) / 有間 英志(東大) |
| 幹事補佐氏名（英） | Shugo Ogawa(Hitachi) / Eiji Arima(Univ. of Tokyo) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | テストパターン数削減のためのゲート網羅故障の多重目標故障テスト生成法 |
| サブタイトル（和） | |
| タイトル（英） | A Multiple Target Test Generation Method for Gate-Exhaustive Faults to Reduce the number of Test Patterns |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ゲート網羅故障 / gate-exhaustive faults |
| キーワード(2)（和/英） | 多重目標故障テスト生成 / multiple target fault test generation |
| キーワード(3)（和/英） | テスト圧縮 / test compaction |
| キーワード(4)（和/英） | 独立故障集合 / independent fault sets |
| キーワード(5)（和/英） | Partial MaxSAT / Partial MaxSAT |
| 第 1 著者 氏名（和/英） | 浅見 竜輝 / Ryuki Asami |
| 第 1 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 2 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 2 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 3 著者 氏名（和/英） | 吉村 正義 / Masayoshi Yoshimura |
| 第 3 著者 所属（和/英） | 京都産業大学(略称：京都産大) Kyoto Sangyo University(略称：Kyoto Sangyo Univ.) |
| 第 4 著者 氏名（和/英） | 新井 雅之 / Masayuki Arai |
| 第 4 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 発表年月日 | 2020-07-31 |
| 資料番号 | CPSY2020-12,DC2020-12 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | CPSY-121,DC-122 |
| ページ範囲 | pp.75-80(CPSY), pp.75-80(DC), |
| ページ数 | 6 |
| 発行日 | 2020-07-23 (CPSY, DC) |