| 講演名 | 2020-06-18 チャネル長変調と基板バイアス制御を用いたレベルシフタレス設計の検討 渡辺 達也(芝浦工大), 宇佐美 公良(芝浦工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIを低消費電力化する手法の一つにマルチVDD設計がある．この手法では複数の異なる電源電圧を用いることで低消費電力化を実現している．しかし、これを実現する上でレベルシフタ回路の挿入が必須となり、回路面積や消費電力、遅延の増加などにつながる．本研究では特定のトランジスタのチャネル長を大きくする新たなレベルシフタレス設計を提案する．またチャネル長変調と基板バイアス制御の二つを用いたレベルシフタレス設計の最適設計手法も提案する． |
| 抄録(英) | A multi-VDD design realizes LSIs to be low power by allowing to use multiple different power supply voltages. In this design, conversion of the voltage amplitude of the signal is necessary. This is usually done by inserting a circuit called a level shifter, between voltage domains as an interface. However, insertion of level shifter has disadvantages in silicon footprint, power consumption, and delays. In this paper, we propose a level-shifter-less approach by increasing channel length. We also propose the optimal design using both channel length modulation and body biasing. |
| キーワード(和) | レベルシフタレス設計 / 基板バイアス制御 / チャネル長変調 |
| キーワード(英) | Level-Shifter-Less / Body Biasing / Channel Length Modulation |
| 資料番号 | CAS2020-8,VLD2020-8,SIP2020-24,MSS2020-8 |
| 発行日 | 2020-06-11 (CAS, VLD, SIP, MSS) |
| 研究会情報 | |
| 研究会 | MSS / CAS / SIP / VLD |
|---|---|
| 開催期間 | 2020/6/18(から1日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online Meetig |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | |
| 委員長氏名（和） | 髙井 重昌(阪大) / 高島 康裕(北九州市大) / 相川 直幸(東京理科大) / 福田 大輔(富士通研) |
| 委員長氏名（英） | Shigemasa Takai(Osaka Univ.) / Yasuhiro Takashima(Univ. of Kitakyushu) / Naoyuki Aikawa(TUS) / Daisuke Fukuda(Fujitsu Labs.) |
| 副委員長氏名（和） | 尾崎 敦夫(阪工大) / 佐藤 弘樹(ソニーLSIデザイン) / 林 和則(阪市大) / 坂東 幸浩(NTT) / 小林 和淑(京都工繊大) |
| 副委員長氏名（英） | Atsuo Ozaki(Osaka Inst. of Tech.) / Hiroki Sato(Sony LSI Design) / Kazunori Hayashi(Osaka City Univ) / Yukihiro Bandou(NTT) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) |
| 幹事氏名（和） | 金澤 尚史(摂南大) / 小林 孝一(北大) / 佐藤 隆英(山梨大) / 下田 真二(ソニーLSIデザイン) / 中本 昌由(広島大) / 小西 克巳(法政大) / 桜井 祐市(日立) / 兼本 大輔(大阪大学) |
| 幹事氏名（英） | Takahumi Kanazawa(Setsunan Univ.) / Koichi Kobayashi(Hokkaido Univ.) / Takahide Sato(Yamanashi Univ.) / Shinji Shimoda(Sony LSI Design) / Masayoshi Nakamoto(Hiroshima Univ.) / Katsumi Konishi(Hosei Univ.) / Yuichi Sakurai(Hitachi) / Daisuke Kanemoto(Osaka Univ.) |
| 幹事補佐氏名（和） | 林 直樹(阪大) / 山口 基(テクノプロ) / 中村 洋平(日立) / 杉本 憲治郎(早大) / 池田 一樹(日立) |
| 幹事補佐氏名（英） | Naoki Hayashi(Osaka Univ.) / Motoi Yamaguchi(TECHNOPRO) / Yohei Nakamura(Hitachi) / Kenjiro Sugimoto(Waseda Univ.) / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Mathematical Systems Science and its applications / Technical Committee on Circuits and Systems / Technical Committee on Signal Processing / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | チャネル長変調と基板バイアス制御を用いたレベルシフタレス設計の検討 |
| サブタイトル（和） | |
| タイトル（英） | Optimal Design for Level-Shifter-Less Approach using Channel Length Modulation & Body Biasing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レベルシフタレス設計 / Level-Shifter-Less |
| キーワード(2)（和/英） | 基板バイアス制御 / Body Biasing |
| キーワード(3)（和/英） | チャネル長変調 / Channel Length Modulation |
| 第 1 著者 氏名（和/英） | 渡辺 達也 / Tatsuya Watanabe |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 2 著者 氏名（和/英） | 宇佐美 公良 / Usami Kimiyoshi |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 発表年月日 | 2020-06-18 |
| 資料番号 | CAS2020-8,VLD2020-8,SIP2020-24,MSS2020-8 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | CAS-65,VLD-66,SIP-67,MSS-68 |
| ページ範囲 | pp.41-46(CAS), pp.41-46(VLD), pp.41-46(SIP), pp.41-46(MSS), |
| ページ数 | 6 |
| 発行日 | 2020-06-11 (CAS, VLD, SIP, MSS) |