| 講演名 | 2020-03-04 Via-Switch FPGAを対象とする算術演算アプリケーション回路の実装方式検討 今川 隆司(立命館大), 劉 載勲(東工大), 橋本 昌宜(阪大), 越智 裕之(立命館大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Via-Switch FPGA は従来のSRAM ベースのFPGA とは異なる特徴があり，その違いを考慮したアプリケーション回路の方式の検討やテクノロジマッピングが必要になる．本稿では，行列乗算やFFT といった典型的な算術演算アプリケーションを対象として，AB への積極的なマッピングに基づく回路方式を検討し，これによる演算資源量やfan-out 数の違いを報告する． |
| 抄録(英) | Via-Switch FPGAs have different features from conventional SRAM-based FPGAs. It is necessary to build the application circuit implementation methodology and technology mapping algorithm in consideration of their difference. In this paper, we compare typical arithmetic-operation-based application circuits, such as matrix multiplication and FFT, implemented by different technology mapping policies, and report the differences in the number of computation resources and the number of their fan-outs. |
| キーワード(和) | Via-Switch FPGA / テクノロジマッピング |
| キーワード(英) | Via-Switch FPGA / technology mapping |
| 資料番号 | VLD2019-98,HWS2019-71 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Via-Switch FPGAを対象とする算術演算アプリケーション回路の実装方式検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Arithmetic-Oriented Application Implementations for Via-Switch FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Via-Switch FPGA / Via-Switch FPGA |
| キーワード(2)（和/英） | テクノロジマッピング / technology mapping |
| 第 1 著者 氏名（和/英） | 今川 隆司 / Takashi Imagawa |
| 第 1 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 2 著者 氏名（和/英） | 劉 載勲 / Yu Jaehoon |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 3 著者 氏名（和/英） | 橋本 昌宜 / Masanori Hashimoto |
| 第 3 著者 所属（和/英） | 大阪大学(略称：阪大) Osaka University(略称：Osaka Univ.) |
| 第 4 著者 氏名（和/英） | 越智 裕之 / Hiroyuki Ochi |
| 第 4 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 発表年月日 | 2020-03-04 |
| 資料番号 | VLD2019-98,HWS2019-71 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.25-29(VLD), pp.25-29(HWS), |
| ページ数 | 5 |
| 発行日 | 2020-02-26 (VLD, HWS) |