| 講演名 | 2020-03-06 ゼロビットスキップ機能付きビットシリアル内積回路を用いた畳み込み演算の高速化に関する一検討 磯部 宙(会津大), 富岡 洋一(会津大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD2019-134,HWS2019-107 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ゼロビットスキップ機能付きビットシリアル内積回路を用いた畳み込み演算の高速化に関する一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Acceleration of Convolution using Bit-serial Dot Product Units with Zero-bit Skipping |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 磯部 宙 / Sora Isobe |
| 第 1 著者 所属（和/英） | 会津大学(略称：会津大) University of Aizu(略称：UoA) |
| 第 2 著者 氏名（和/英） | 富岡 洋一 / Yoichi Tomioka |
| 第 2 著者 所属（和/英） | 会津大学(略称：会津大) University of Aizu(略称：UoA) |
| 発表年月日 | 2020-03-06 |
| 資料番号 | VLD2019-134,HWS2019-107 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.233-238(VLD), pp.233-238(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |