| 講演名 | 2020-03-06 パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法 山崎 紘史(日大), 石山 悠太(日大), 松田 竜馬(日大), 細川 利典(日大), 吉村 正義(京都産大), 新井 雅之(日大), 四柳 浩之(徳島大), 橋爪 正樹(徳島大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 従来，VLSIのテストでは，縮退故障モデルや遷移故障モデルが広く用いられてきた．しかしながら，半導体微細化技術の進展に伴い，従来使用されてきた故障モデルを対象としたテストでは検出困難な欠陥が増加している．このような欠陥の一つは，抵抗性オープン故障モデルでモデル化できる．抵抗性オープン故障は，回路内の配線の導電率の低下を表現しており，タイミング故障を引き起こす微小遅延故障である．そのため，可能な限り長い経路でテスト生成を行うことが重要である．また，抵抗性オープン故障の付加的な遅延サイズは，その隣接信号線の値と並走距離によって変化する．そのため，抵抗性オープン故障のテスト生成では，故障伝搬経路と隣接信号線の考慮が重要である．本論文では，パーシャルMaxSATを用いて故障伝搬経路と隣接信号線を考慮した抵抗性オープン故障のテスト生成法を提案する．さらに，生成したテスト集合を故障シミュレーションによって評価する． |
| 抄録(英) | In VLSI testing, stuck-at fault model and transition fault model have been widely used. However, with advance of semiconductor technologies, it is increasing in defects whose detection is difficult in testing using conventional fault models. One of such defects is modeled by resistive open fault model. Resistive open faults represent degradation in conductivity within circuit's interconnects and result in small delay faults that causing timing failures. Hence, it is important to generate test patterns consider longest possible path. The size of an additional delay at a resistive open fault is determined by the logic values at the adjacent lines and the length of the adjacent lines. Therefore, it is important to fault propagation paths and adjacent lines in test generation for resistive open faults. In this paper, we propose a test generation method for resistive open faults which considers fault propagation paths and the number of reversed phase transitions on adjacent lines using Partial MaxSAT. Moreover, we evaluate the generated test set using a fault simulation. |
| キーワード(和) | 抵抗性オープン故障 / パーシャルMaxSAT / テスト生成 / 隣接信号線 |
| キーワード(英) | resistive open faults / Partial MaxSAT / test generation / adjacent lines |
| 資料番号 | VLD2019-131,HWS2019-104 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法 |
| サブタイトル（和） | |
| タイトル（英） | A Test Generation Method for Resistive Open Faults Using Partial MAX-SAT solver |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 抵抗性オープン故障 / resistive open faults |
| キーワード(2)（和/英） | パーシャルMaxSAT / Partial MaxSAT |
| キーワード(3)（和/英） | テスト生成 / test generation |
| キーワード(4)（和/英） | 隣接信号線 / adjacent lines |
| 第 1 著者 氏名（和/英） | 山崎 紘史 / Hiroshi Yamazaki |
| 第 1 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 2 著者 氏名（和/英） | 石山 悠太 / Yuta Ishiyama |
| 第 2 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 3 著者 氏名（和/英） | 松田 竜馬 / Tatsuma Matsuta |
| 第 3 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 4 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 4 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 5 著者 氏名（和/英） | 吉村 正義 / Masayoshi Yoshimura |
| 第 5 著者 所属（和/英） | 京都産業大学(略称：京都産大) Kyoto Sangyo University(略称：Kyoto Sangyo Univ.) |
| 第 6 著者 氏名（和/英） | 新井 雅之 / Masayuki Arai |
| 第 6 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 第 7 著者 氏名（和/英） | 四柳 浩之 / Hiroyuki Yotsuyanagi |
| 第 7 著者 所属（和/英） | 徳島大学(略称：徳島大) Tokushima University(略称：Tokushima Univ.) |
| 第 8 著者 氏名（和/英） | 橋爪 正樹 / Masaki Hashizume |
| 第 8 著者 所属（和/英） | 徳島大学(略称：徳島大) Tokushima University(略称：Tokushima Univ.) |
| 発表年月日 | 2020-03-06 |
| 資料番号 | VLD2019-131,HWS2019-104 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.215-220(VLD), pp.215-220(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |