| 講演名 | 2020-03-05 Neural Programmer-Interpreters による実行形式の生成を目指した研究 津山 雅彦(明大), 宮本 龍介(明大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,機械学習の著しい進歩により,従来は困難とされていた様々な問題を計算機に学習させることが可能となり,アルゴリズムを学習可能な手法も提案されている.中でも, Neural Programmer-Interpreters は何らかのデータに対する処理を見本として与えると,アルゴリズムを学習可能となっている.この手法では, Long short-termmemory と呼ばれる,時系列情報の学習が可能なネットワークを用いて,事前に与えられた基本構成要素によって学習したアルゴリズムを表現し,実行方法を学習するが,この構成要素を CPU の命令セットとすることができれば,コンパイラのように実行形式を直接生成し,あるアーキテクチャの計算機で動いているアルゴリズムを別のアーキテクチャに移植することを可能にする枠組みを構築できるのではないかと考えた.本稿では,乗算器を用いずに掛け算を実現するソフト乗算を対象とし, CPU を意識した命令セットによって学習を行った場合でも,アルゴリズムの学習が適切に行えることを示す. |
| 抄録(英) | Recent advances in machine learning enables computers to learn algorithms to solve several tasks. Neu-ral Programmer-Interpretersis one of the most famous scheme to learn algorithms, which uses input and outputdata as training samples. In Neural Programmer-Interpreters, basic functions to express algorithm must be givenbefore training to learn algorithms from given training samples. If the basic fucntions are designed considering aninstruction set of a CPU, Neural Programmer-Interpretersmay produce binary code that can be excuted on the CPU. To confirm this idea, this paper tries to train a classifier by Neural Programmer-Interpretersusing basic functionssimilar to the instruction set of RISC-V. |
| キーワード(和) | Neural Programmer-Interpreters / 命令セット / ソフト乗算 / 実行形式 |
| キーワード(英) | Neural Programmer-Interpreters / Instruction set / Soft-multiplication / Binary code |
| 資料番号 | VLD2019-115,HWS2019-88 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Neural Programmer-Interpreters による実行形式の生成を目指した研究 |
| サブタイトル（和） | |
| タイトル（英） | A Study Toward Binary Code Generation Using Neural Programmer-Interpreters |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Neural Programmer-Interpreters / Neural Programmer-Interpreters |
| キーワード(2)（和/英） | 命令セット / Instruction set |
| キーワード(3)（和/英） | ソフト乗算 / Soft-multiplication |
| キーワード(4)（和/英） | 実行形式 / Binary code |
| 第 1 著者 氏名（和/英） | 津山 雅彦 / Masahiko Tsuyama |
| 第 1 著者 所属（和/英） | 明治大学(略称：明大) Meiji University(略称：Meiji Univ.) |
| 第 2 著者 氏名（和/英） | 宮本 龍介 / Ryusuke Miyamoto |
| 第 2 著者 所属（和/英） | 明治大学(略称：明大) Meiji University(略称：Meiji Univ.) |
| 発表年月日 | 2020-03-05 |
| 資料番号 | VLD2019-115,HWS2019-88 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.125-130(VLD), pp.125-130(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |