| 講演名 | 2020-03-04 非同期式RTLモデルに対するラッチ挿入による動的電力最適化手法の検討 仙波 翔吾(会津大), 齋藤 寛(会津大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，非同期式RTLモデルに対するラッチ挿入による動的消費電力最適化手法を提案する．非同期式RTLモデルのデータパスにおいて，提案手法は不必要な動作をする組み合わせ回路の直前にラッチを挿入し，無駄な動作を防ぐ．また，レイテンシ制約を維持するために，クリティカルパス遅延を考慮してラッチを挿入する手法を検討する．実験では，3つのベンチマーク回路に提案手法を適用し，動的消費電力の削減効果を評価した．従来のオペランドアイソレーションを行った同期式回路と比較して，提案したラッチ挿入手法は，平均で28.2%の動的消費電力を削減できた．また，クリティカルパス遅延を考慮したラッチ挿入手法では，平均で11.5%の動的消費電力を削減できた． |
| 抄録(英) | In this paper, we propose a dynamic power optimization method by latch insertion for asynchronous RTL models. In data-paths of the asynchronous RTL model, the proposed method inserts latches before combinational circuits to prevent the unnecessary operations. We also study a latch insertion by considering critical path delays to satisfy latency constraint. In the experiment, we applied the proposed method for three benchmarks and evaluated the reduction effect of dynamic power consumption. Compared to synchronous circuits with traditional operand isolations, the proposed latch insertion method reduced the dynamic power consumption by 28.2% on the average. On the other hand, the latch insertion method by considering critical path delays reduced the dynamic power consumption by 11.5% on the average. |
| キーワード(和) | 非同期式回路 / RTL / 動的消費電力 / オペランドアイソレーション |
| キーワード(英) | asynchronous circuits / RTL / dynamic power consumption / operand isolation |
| 資料番号 | VLD2019-100,HWS2019-73 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 非同期式RTLモデルに対するラッチ挿入による動的電力最適化手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Dynamic Power Optimization by Latch Insertion for Asynchronous RTL Models |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期式回路 / asynchronous circuits |
| キーワード(2)（和/英） | RTL / RTL |
| キーワード(3)（和/英） | 動的消費電力 / dynamic power consumption |
| キーワード(4)（和/英） | オペランドアイソレーション / operand isolation |
| 第 1 著者 氏名（和/英） | 仙波 翔吾 / Shogo Semba |
| 第 1 著者 所属（和/英） | 会津大学(略称：会津大) The University of Aizu(略称：UoA) |
| 第 2 著者 氏名（和/英） | 齋藤 寛 / Hiroshi Saito |
| 第 2 著者 所属（和/英） | 会津大学(略称：会津大) The University of Aizu(略称：UoA) |
| 発表年月日 | 2020-03-04 |
| 資料番号 | VLD2019-100,HWS2019-73 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.37-42(VLD), pp.37-42(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |