講演名 2020-03-06
ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索
服部 直樹(名大), 増田 豊(名大), 石原 亨(名大), 塩見 準(京大), 新家 昭彦(NTT), 納富 雅也(NTT),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 集積ナノフォトニクス技術の急速な発展を背景に,集積ナノフォトニクスに基づいてニューラルネットワークを構築する光ニューラルネットワークの研究が活発化している.光ニューラルネットワークは,ネットワークに光を通過させるだけで推論処理を完結できるためCMOSゲートに基づくニューラルネットワークより一桁以上の高速な推論処理が期待できる.本稿では,光通信技術の一つである波長分割多重を活用したベクトル行列積演算回路について述べる.また,ナノフォトニック受光器に基づく活性化回路を示す.最後に,ネットワークへの侵入検知システムを対象に,多層パーセプトロンの集積ナノフォトニクス実装に適した回路構造について議論する.
抄録(英) With a rapid progress of the integrated nanophotonics technology, optical neural networksbased on the integrated nanophotonics attract significant attention. This paper presents an optical neural network architecture which can perform inference processing at a speed of light. The architecture fully exploits optical parallelism of lights using wavelength divisionmultiplexing (WDM) in vector-matrix multiplication. The paper also presents a light-speed activation circuit based on nanophotonic O-E-O converter. Finally, using an intrusion detection system as an application, the paper explores appropriate circuit structures which can fully exploit ultra-low latency nature and optical parallelism of lights without degrading the inference accuracy.
キーワード(和) 光ニューラルネットワーク / 波長分割多重 / 侵入検知システム
キーワード(英) Optical Neural Network / Wavelength Division Multiplexing / Intrusion Detection System
資料番号 VLD2019-137,HWS2019-110
発行日 2020-02-26 (VLD, HWS)

研究会情報
研究会 HWS / VLD
開催期間 2020/3/4(から4日開催)
開催地(和) 沖縄県青年会館
開催地(英) Okinawa Ken Seinen Kaikan
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc.
委員長氏名(和) 川村 信一(東芝) / 戸川 望(早大)
委員長氏名(英) Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.)
副委員長氏名(和) 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研)
副委員長氏名(英) Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.)
幹事氏名(和) 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立)
幹事氏名(英) Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi)
幹事補佐氏名(和) / 池田 一樹(日立)
幹事補佐氏名(英) / Kazuki Ikeda(Hitachi)

講演論文情報詳細
申込み研究会 Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies
本文の言語 JPN
タイトル(和) ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索
サブタイトル(和)
タイトル(英) Circuit Architecture Exploration for Optical Neural Network based on Integrated Nanophotonics
サブタイトル(和)
キーワード(1)(和/英) 光ニューラルネットワーク / Optical Neural Network
キーワード(2)(和/英) 波長分割多重 / Wavelength Division Multiplexing
キーワード(3)(和/英) 侵入検知システム / Intrusion Detection System
第 1 著者 氏名(和/英) 服部 直樹 / Naoki Hattori
第 1 著者 所属(和/英) 名古屋大学(略称:名大)
Nagoya University(略称:Nagoya Univ.)
第 2 著者 氏名(和/英) 増田 豊 / Yutaka Masuda
第 2 著者 所属(和/英) 名古屋大学(略称:名大)
Nagoya University(略称:Nagoya Univ.)
第 3 著者 氏名(和/英) 石原 亨 / Tohru Ishihara
第 3 著者 所属(和/英) 名古屋大学(略称:名大)
Nagoya University(略称:Nagoya Univ.)
第 4 著者 氏名(和/英) 塩見 準 / Jun Shiomi
第 4 著者 所属(和/英) 京都大学(略称:京大)
Kyoto University(略称:Kyoto Univ.)
第 5 著者 氏名(和/英) 新家 昭彦 / Akihiko Shinya
第 5 著者 所属(和/英) NTTナノフォトニクスセンタ(略称:NTT)
NTT Nanophotonics Center(略称:NTT)
第 6 著者 氏名(和/英) 納富 雅也 / Masaya Notomi
第 6 著者 所属(和/英) NTT物性科学基礎研究所(略称:NTT)
NTT Basic Research Center(略称:NTT)
発表年月日 2020-03-06
資料番号 VLD2019-137,HWS2019-110
巻番号(vol) vol.119
号番号(no) VLD-443,HWS-444
ページ範囲 pp.251-256(VLD), pp.251-256(HWS),
ページ数 6
発行日 2020-02-26 (VLD, HWS)