| 講演名 | 2020-03-04 2電源を用いた不揮発性フリップフロップの提案と評価 秋葉 爽輔(芝浦工大), 宇佐美 公良(芝浦工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIのリーク電力削減手法の1つに、磁気トンネル接合(MTJ：Magnetic Tunnel Junction)素子を利用した不揮発性パワーゲーティング(NVPG：NonVolatile Power Gating)がある。NVPGでは、フリップフロップのような揮発性回路をMTJによって不揮発化するため、PGの電源遮断によってデータが消失する問題を解決している。しかし、不揮発性フリップフロップ(NVFF：NonVolatile Flip-Flop)の電源電圧を下げて動作させた場合、通常動作よりも先にMTJへの書込み・読出し動作(不揮発動作)が正常に動作しなくなる。そのため、不揮発動作の動作限界に合わせて電源電圧を設定する必要がある。一方、FFを含むロジック回路は、電力削減のため低電圧で動作させたい。そこで、NVFFにおける通常動作をより低い電圧で動作可能にするため、通常動作を低い電圧で、不揮発動作を高い電圧で行う、2電源を用いたNVFF回路の提案・評価を行った。 |
| 抄録(英) | One of the leakage reduction techniques is nonvolatile power gating(NVPG) by using magnetic tunnel junction(MTJ). In the NVPG, volatile circuits such as a flip-flop are made nonvolatile by applying the MTJ, so solving the problem of losing data due to power off of the PG. However, when the power supply voltage for nonvolatile flip-flop (NVFF) is lowered gradually, writing to MTJ and reading from MTJ (nonvolatile operation) do not work properly. Although we have to choose the power supply voltage of NVFF within the limit of working nonvolatile operation properly, we want to make logic circuits including the FF operate at a low voltage for power consumption. In this paper, in order to enable normal operation in NVFF at lower voltage, we propose NVFF circuit using two power supplies. |
| キーワード(和) | パワーゲーティング / MTJ / フリップフロップ |
| キーワード(英) | Power-Gating / MTJ / Flip-Flop |
| 資料番号 | VLD2019-99,HWS2019-72 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2電源を用いた不揮発性フリップフロップの提案と評価 |
| サブタイトル（和） | |
| タイトル（英） | MTJ-based Nonvolatile Flip-Flop Circuit Using Dual Power Supplies for Low-voltage Operation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パワーゲーティング / Power-Gating |
| キーワード(2)（和/英） | MTJ / MTJ |
| キーワード(3)（和/英） | フリップフロップ / Flip-Flop |
| 第 1 著者 氏名（和/英） | 秋葉 爽輔 / Sosuke Akiba |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 2 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 発表年月日 | 2020-03-04 |
| 資料番号 | VLD2019-99,HWS2019-72 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.31-36(VLD), pp.31-36(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |