| 講演名 | 2020-03-05 Approximate Floating Point Multiplier based on Shifting Addition Using Carry Signal from Second-Highest-Bit 李 捷(早大), 郭 怡(早大), 木村 晋二(早大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Approximate computing (AC) sacrifices accuracy for better hardware performance since it relaxes the requirement of exact equivalence between the specification and implementation [1]. Floating point multiplier is widely used nowadays but it consumes a large amount of hardware resources. In this paper, approximate computing is applied to floating point multiplier. We separate the mantissa part. Exact multiplication is used for higher bits and a shifting addition algorithm is applied to lower bits. The addition algorithm involves bit addition and bit shifting, which is much simpler than bit multiplication. Bit shifting process uses the specific carry signal. Some bits of the mantissa are truncated with a small loss of accuracy. The result shows that the mean accuracy of the proposed floating point multiplier is 99.17% and the lowest accuracy performs as 97.15% which can be accepted by a wide range of applications. Compared with the exact floating point multiplier, the proposed work can reduce 67.65% of area, 16.64% of delay and 75.62% of power, respectively. |
| キーワード(和) | |
| キーワード(英) | Approximate computingfloating point multiplierhigh accuracy |
| 資料番号 | VLD2019-120,HWS2019-93 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Approximate Floating Point Multiplier based on Shifting Addition Using Carry Signal from Second-Highest-Bit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Approximate computingfloating point multiplierhigh accuracy |
| 第 1 著者 氏名（和/英） | 李 捷 / Jie Li |
| 第 1 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 2 著者 氏名（和/英） | 郭 怡 / Yi Guo |
| 第 2 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 3 著者 氏名（和/英） | 木村 晋二 / Shinji Kimura |
| 第 3 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 発表年月日 | 2020-03-05 |
| 資料番号 | VLD2019-120,HWS2019-93 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.151-156(VLD), pp.151-156(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |