| 講演名 | 2020-03-04 EVBDDに基づく初等関数回路の設計検証 福原 浩人(広島市大), 永山 忍(広島市大), 稲木 雅人(広島市大), 若林 真一(広島市大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，EVBDD (Edge-Valued Binary Decision Diagram) に基づく初等関数回路の設計検証手法を提案する．提案手法は，検証対象となる回路をEVBDDでコンパクトに表現し，設計仕様を表現する EVBDD (参照モデル)と比較することで回路の最大誤差を算出する．算出した最大誤差が許容範囲内かを確認することで初等関数回路を形式的に検証できる．回路から EVBDD を効率よく自動生成するために，回路内の算術演算に対応した EVBDD の演算アルゴリズムも提案する．計算機実験により，提案検証法の効率を示す． |
| 抄録(英) | This paper proposes a design verification based on edge-valued binary decisiondiagrams (EVBDDs) for elementary function generators. In the proposed method, target circuits are compactly represetend by EVBDDs, and the maximum errors of the circuits are computed by comparing with EVBDDsrepresenting design specifications (i.e., reference models). We can formally verify elementary function generators by making sure if themaximum errors are tolerable. To efficiently generate EVBDDs from the target circuits, this paper alsopresents some arithmetic operation algorithms for EVBDDs that correspondsto arithmetic operations in the circuits. Experimental results show the efficiency of the proposed verification method. |
| キーワード(和) | EVBDD / 初等関数回路の検証 / 形式的検証 / グラフ演算 |
| キーワード(英) | EVBDD / design verification of elementary function generators / formal verification / graph operations |
| 資料番号 | VLD2019-96,HWS2019-69 |
| 発行日 | 2020-02-26 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2020/3/4(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 戸川 望(早大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) |
| 幹事補佐氏名（和） | / 池田 一樹(日立) |
| 幹事補佐氏名（英） | / Kazuki Ikeda(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | EVBDDに基づく初等関数回路の設計検証 |
| サブタイトル（和） | |
| タイトル（英） | An EVBDD-based Design Verification for Elementary Function Generators |
| サブタイトル（和） | |
| キーワード(1)（和/英） | EVBDD / EVBDD |
| キーワード(2)（和/英） | 初等関数回路の検証 / design verification of elementary function generators |
| キーワード(3)（和/英） | 形式的検証 / formal verification |
| キーワード(4)（和/英） | グラフ演算 / graph operations |
| 第 1 著者 氏名（和/英） | 福原 浩人 / Hiroto Fukuhara |
| 第 1 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 第 2 著者 氏名（和/英） | 永山 忍 / Shinobu Nagayama |
| 第 2 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 第 3 著者 氏名（和/英） | 稲木 雅人 / Masato Inagi |
| 第 3 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 第 4 著者 氏名（和/英） | 若林 真一 / Shin'ichi Wakabayashi |
| 第 4 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 発表年月日 | 2020-03-04 |
| 資料番号 | VLD2019-96,HWS2019-69 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-443,HWS-444 |
| ページ範囲 | pp.13-18(VLD), pp.13-18(HWS), |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |