| 講演名 | 2020-02-27 バイパシングによる低遅延メモリパケットネットワーク 四釜 快弥(慶大), 河野 隆太(慶大), Akram Ben Ahmed(慶大), 松谷 宏紀(慶大), 鯉渕 道紘(NII), 天野 英晴(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Hybrid Memory Cube (HMC) はTSV を使用した3 次元積層メモリであり，メモリアクセスのバンド幅を大きく改善することが期待されている．メモリキューブの最下層の論理レイヤにはパケット化された要求・応答メッセージをルーティングする機能が備えられており，異なるローカルメモリ同士を繋いだメモリパケットネットワークを構築することができる．このネットワークではメモリアクセスが複数のHMC を経由することになるため，システム性能向上のためには通信レイテンシを削減することが重要となる．本報告では，メモリキューブからプロセッサコアへのメッセージ転送を軽量化し，低遅延通信を実現するネットワークDiagonal Memory Network (DMN) を提案する．DMN は短い配線長にて平面にレイアウト可能であり，かつ，容易に(1) エンドノードの要求・応答メッセージ間の依存関係で生じるプロトコルデッドロック，(2) パケット間デッドロックのいずれも避けることができる, という利点を持つ．解析結果より，DMN は，最長無負荷往復通信時間では同最長配線長制約のランダムトポロジ，同次数のトーラスと比べて，各々，29%，40%削減することができた．また, 規則的なトラフィックを用いた通信遅延評価を行い,2 次元メッシュと比較して, 最大41%の通信遅延削減を達成した. さらに，DMN ルータは仮想チャネルの実装を簡素化できる．そのため面積を最大41%削減することに成功した． |
| 抄録(英) | |
| キーワード(和) | 相互結合網 / メモリキューブ / ルータアーキテクチャ / サーキットスイッチ / デッドロック |
| キーワード(英) | |
| 資料番号 | CPSY2019-93,DC2019-99 |
| 発行日 | 2020-02-20 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2020/2/27(から2日開催) |
| 開催地（和） | 与論町中央公民館 |
| 開催地（英） | Yoron-cho Chuou-Kouminkan |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2020 |
| テーマ（英） | ETNET 2020 |
| 委員長氏名（和） | 入江 英嗣(東大) / 福本 聡(首都大東京) / 田宮 豊(富士通研) / / 井上 弘士(九大) |
| 委員長氏名（英） | Hidetsugu Irie(Univ. of Tokyo) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Yutaka Tamiya(Fujitsu Lab.) / / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | 鯉渕 道紘(NII) / 中島 耕太(富士通研) / 高橋 寛(愛媛大) |
| 副委員長氏名（英） | Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) / Hiroshi Takahashi(Ehime Univ.) |
| 幹事氏名（和） | 津邑 公暁(名工大) / 高前田 伸也(東大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / / 近藤 正章(東大) / 塩谷 亮太(東大) / 田中 美帆(富士通研) / 長谷川 揚平(キオクシア) |
| 幹事氏名（英） | Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Univ. of Tokyo) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Univ. of Tokyo) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(KIOXIA) |
| 幹事補佐氏名（和） | 有間 英志(東大) / 小川 周吾(日立) |
| 幹事補佐氏名（英） | Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | バイパシングによる低遅延メモリパケットネットワーク |
| サブタイトル（和） | |
| タイトル（英） | Low-Latency Memory Packet Network Using Bypassing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 相互結合網 |
| キーワード(2)（和/英） | メモリキューブ |
| キーワード(3)（和/英） | ルータアーキテクチャ |
| キーワード(4)（和/英） | サーキットスイッチ |
| キーワード(5)（和/英） | デッドロック |
| 第 1 著者 氏名（和/英） | 四釜 快弥 / Yoshiya Shikama |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 河野 隆太 / Ryuta Kawano |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | Akram Ben Ahmed / Akram Ben Ahmed |
| 第 3 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 4 著者 氏名（和/英） | 松谷 宏紀 / Hiroki Matsutani |
| 第 4 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 5 著者 氏名（和/英） | 鯉渕 道紘 / Michihiro Koibuchi |
| 第 5 著者 所属（和/英） | 国立情報学研究所(略称：NII) National Institute of Informatics(略称：NII) |
| 第 6 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 6 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2020-02-27 |
| 資料番号 | CPSY2019-93,DC2019-99 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | CPSY-428,DC-429 |
| ページ範囲 | pp.7-12(CPSY), pp.7-12(DC), |
| ページ数 | 6 |
| 発行日 | 2020-02-20 (CPSY, DC) |