講演名 2020-03-04
複数プロセッサを用いた通信効率の良い行列ベクトル積演算の自動一般化手法
合田 瑛洋(東大), 藤田 昌宏(東大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英)
キーワード(和)
キーワード(英)
資料番号 VLD2019-97,HWS2019-70
発行日 2020-02-26 (VLD, HWS)

研究会情報
研究会 HWS / VLD
開催期間 2020/3/4(から4日開催)
開催地(和) 沖縄県青年会館
開催地(英) Okinawa Ken Seinen Kaikan
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般
テーマ(英) Design Technology for System-on-Silicon, Hardware Security, etc.
委員長氏名(和) 川村 信一(東芝) / 戸川 望(早大)
委員長氏名(英) Shinichi Kawamura(Toshiba) / Nozomu Togawa(Waseda Univ.)
副委員長氏名(和) 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 福田 大輔(富士通研)
副委員長氏名(英) Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Daisuke Fukuda(Fujitsu Labs.)
幹事氏名(和) 国井 裕樹(セコム) / 小野 貴継(九大) / 小平 行秀(会津大) / 桜井 祐市(日立)
幹事氏名(英) Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi)
幹事補佐氏名(和) / 池田 一樹(日立)
幹事補佐氏名(英) / Kazuki Ikeda(Hitachi)

講演論文情報詳細
申込み研究会 Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies
本文の言語 JPN
タイトル(和) 複数プロセッサを用いた通信効率の良い行列ベクトル積演算の自動一般化手法
サブタイトル(和)
タイトル(英) An Automatic Method to Generalize Matrix-Vector Multiplication with Multiple Processors Considering the Efficiency of the Communications
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 合田 瑛洋 / Akihiro Goda
第 1 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:UT)
第 2 著者 氏名(和/英) 藤田 昌宏 / Masahiro Fujita
第 2 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:UT)
発表年月日 2020-03-04
資料番号 VLD2019-97,HWS2019-70
巻番号(vol) vol.119
号番号(no) VLD-443,HWS-444
ページ範囲 pp.19-24(VLD), pp.19-24(HWS),
ページ数 6
発行日 2020-02-26 (VLD, HWS)