| 講演名 | 2020-02-28 多相回路の素子値ミスマッチと占有面積に関する一検討 山路 隆文(崇城大), 清水 暁生(有明高専), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | アナログ集積回路においては抵抗比で利得が決まる増幅回路のように素子値の一律の変動には回路特性が感度を持たない回路がよく利用される．そのため素子値の比の誤差，つまり素子値ミスマッチの影響が重要である．本稿では無線信号の変調精度に影響する多相回路のミスマッチについて検討する．6 相や8 相といった多相回路を相数が少ない回路と同じチップ面積で作成するにはひとつひとつの回路素子を小さくする必要がある．回路素子を小さくするとミスマッチとしては劣化傾向にあるのだが相数を多くするとミスマッチに対する感度が小さくなるので結果的に同じ専有面積なら相の数によらず実現可能な変調精度はほぼ一定となることを報告する． |
| 抄録(英) | An effect of the circuit element value error to modulated signal error in polyphase circuits is described. The sensitivity of the modulated signal to an element value is inversely proportional to the phase number n of thepoly-phase circuit, and circuit elements with larger error are acceptable when n is increased. As the result, the occupied area to keep the required accuracy of the modulated signal is independent of the number of the phase n. |
| キーワード(和) | アナログ多相回路 / 素子感度解析 / ミスマッチ / 占有面積 |
| キーワード(英) | polyphase circuit, / element value error analysis / modulation error, / occupied area |
| 資料番号 | CAS2019-120,CS2019-120 |
| 発行日 | 2020-02-20 (CAS, CS) |
| 研究会情報 | |
| 研究会 | CS / CAS |
|---|---|
| 開催期間 | 2020/2/27(から2日開催) |
| 開催地（和） | 崇城大学 |
| 開催地（英） | |
| テーマ（和） | ネットワークプロセッサ，通信のための信号処理回路，無線LAN/PAN，一般 |
| テーマ（英） | |
| 委員長氏名（和） | 中里 秀則(早大) / 山脇 大造(日立) |
| 委員長氏名（英） | Hidenori Nakazato(Waseda Univ.) / Taizo Yamawaki(Hitachi) |
| 副委員長氏名（和） | 寺田 純(NTT) / 高島 康裕(北九州市大) |
| 副委員長氏名（英） | Jun Terada(NTT) / Yasuhiro Takashima(Univ. of Kitakyushu) |
| 幹事氏名（和） | 金井 謙治(早大) / 名倉 健一(三菱電機) / 中村 洋平(日立) / 佐藤 隆英(山梨大) |
| 幹事氏名（英） | Kenji Kanai(Waseda Univ.) / Kenichi Nakura(Mitsubishi Electric) / Yohei Nakamura(Hitachi) / Takahide Sato(Yamanashi Univ.) |
| 幹事補佐氏名（和） | 原 一貴(NTT) / 斉藤 洋之(OKI) / 佐藤 弘樹(ソニーLSIデザイン) / 山口 基(ルネサスエレクトロニクス) |
| 幹事補佐氏名（英） | Kazutaka Hara(NTT) / Hiroyuki Saito(OKI) / Hiroki Sato(Sony LSI Design) / Motoi Yamaguchi(Renesas Electronics) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Communication Systems / Technical Committee on Circuits and Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多相回路の素子値ミスマッチと占有面積に関する一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Circuit Element Value Mismatches and Occupied Area of Poly-phase Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アナログ多相回路 / polyphase circuit, |
| キーワード(2)（和/英） | 素子感度解析 / element value error analysis |
| キーワード(3)（和/英） | ミスマッチ / modulation error, |
| キーワード(4)（和/英） | 占有面積 / occupied area |
| 第 1 著者 氏名（和/英） | 山路 隆文 / Takafumi Yamaji |
| 第 1 著者 所属（和/英） | 崇城大学(略称：崇城大) Sojo University(略称：Sojo Univ.) |
| 第 2 著者 氏名（和/英） | 清水 暁生 / Akio Shimizu |
| 第 2 著者 所属（和/英） | 有明工業高等専門学校(略称：有明高専) National Institute of Technology, Ariake College(略称：NIT, Ariake College) |
| 発表年月日 | 2020-02-28 |
| 資料番号 | CAS2019-120,CS2019-120 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | CAS-423,CS-424 |
| ページ範囲 | pp.131-136(CAS), pp.131-136(CS), |
| ページ数 | 6 |
| 発行日 | 2020-02-20 (CAS, CS) |