講演名	2020-01-22 リアルタイム処理用DDR4 SDRAMコントローラ 原村 颯(慶大), 山﨑 信行(慶大),
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	組込みシステムにおいて，家電や輸送機器，ロボットなどの高機能化にともない，プログラムやデータの大 規模化が進み，主記憶の大容量化が要求されるようになってきている.また，半導体製造技術の向上により，DRAM の省電力化や低価格化，大容量化が実現しており，組込み機器での大容量の DRAM を使用するケースも増加してい る.しかし，メモリとプロセッサの速度のギャップが大きくなってきているため，メモリへのアクセスレイテンシが増 大する問題点が発生している.メモリアクセスレイテンシが大きくなると，メモリアクセスを行うタスクの実行時間が 大きくなってしまい，タスクの時間予測性が低下してしまう.さらに時間予測性が低下すると，高優先度かつ細粒度で 行うことが要求されるタスクの実行が細粒度に行うことができなくなってしまう.高優先度タスクの反応時間を向上 させるため，高優先度タスクの SDRAM アクセスを優先する組込み向けの DDR4 SRAM コントローラの設計を行う.
抄録(英)	Recently, larger scale programs are frequently used in embedded systems, and a higher capacity of main memory is required. Besides, current semiconductor manufacturing technology has realized DRAM power savings, lower prices, and higher capacities. Therefore, high capacity DRAM is widely used as main memory in embedded devices. However, the gap between memory and processor speed is increasing, there is the memory wall problem that the access latency to the memory increases. The worst case execution time of the task will increase, and the time predictability of the task decreases. Furthermore, if time predictability decreases, high grained task execution should be impossible. In this paper, we proposed a prioritized real-time DDR4 SDRAM controller to improve the high priority tasks performance.
キーワード(和)	DDR4 / リアルタイム / DRAM コントローラ
キーワード(英)	DDR4 / real-time / DRAM controller
資料番号	VLD2019-56,CPSY2019-54,RECONF2019-46
発行日	2020-01-15 (VLD, CPSY, RECONF)

研究会情報
研究会	IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC
開催期間	2020/1/22(から3日開催)
開催地（和）	慶応義塾大学 日吉キャンパス 来往舎
開催地（英）	Raiosha, Hiyoshi Campus, Keio University
テーマ（和）	FPGA応用および一般
テーマ（英）	FPGA Applications, etc.
委員長氏名（和）	田宮 豊(富士通研) / 柴田 裕一郎(長崎大) / 戸川 望(早大) / 入江 英嗣(東大) / 井上 弘士(九大)
委員長氏名（英）	Yutaka Tamiya(Fujitsu Lab.) / Yuichiro Shibata(Nagasaki Univ.) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Hiroshi Inoue(Kyushu Univ.)
副委員長氏名（和）	/ 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 福田 大輔(富士通研) / 鯉渕 道紘(NII) / 中島 耕太(富士通研)
副委員長氏名（英）	/ Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.)
幹事氏名（和）	土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 小平 行秀(会津大) / 桜井 祐市(日立) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ)
幹事氏名（英）	Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory)
幹事補佐氏名（和）	/ 小林 悠記(NEC) / 中原 啓貴(東工大) / 池田 一樹(日立) / 有間 英志(東大) / 小川 周吾(日立)
幹事補佐氏名（英）	/ Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Kazuki Ikeda(Hitachi) / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi)

講演論文情報詳細
申込み研究会	Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture
本文の言語	JPN
タイトル（和）	リアルタイム処理用DDR4 SDRAMコントローラ
サブタイトル（和）
タイトル（英）	DDR4 SDRAM controller for real-time processing
サブタイトル（和）
キーワード(1)（和/英）	DDR4 / DDR4
キーワード(2)（和/英）	リアルタイム / real-time
キーワード(3)（和/英）	DRAM コントローラ / DRAM controller
第 1 著者 氏名（和/英）	原村 颯 / So Haramura
第 1 著者 所属（和/英）	慶應義塾大学大学院(略称：慶大) Keio University(略称：Keio Univ.)
第 2 著者 氏名（和/英）	山﨑 信行 / Nobuyuki Yamasaki
第 2 著者 所属（和/英）	慶應義塾大学大学院(略称：慶大) Keio University(略称：Keio Univ.)
発表年月日	2020-01-22
資料番号	VLD2019-56,CPSY2019-54,RECONF2019-46
巻番号（vol）	vol.119
号番号（no）	VLD-371,CPSY-372,RECONF-373
ページ範囲	pp.13-17(VLD), pp.13-17(CPSY), pp.13-17(RECONF),
ページ数	5
発行日	2020-01-15 (VLD, CPSY, RECONF)