講演名 | 2020-01-17 [ポスター講演]SFQ/CMOSハイブリッドメモリ用断熱的パストランジスタデコーダの低消費電力化の研究 岡本 優(横浜国大), 弘中 祐樹(横浜国大), 吉川 信行(横浜国大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年、CMOS 回路が限界であるため、超伝導体を用いたJosephson回路が注目されている。しかし、SFQ Josephson回路のみでは大規模メモリの構成が困難なため、CMOS セルを用いたハイブリッドメモリが研究されている。 本研究では、SFQ/CMOSハイブリッドメモリの消費エネルギーの 30% を占めるデコーダにおいて、トランスミッションゲートを用いた断熱的CMOS回路を採用することで、消費エネルギー削減を図った。本研究では、断熱的CMOS8ビットデコーダにおいて、電源の多相化とエネルギー効率との関係を回路シミュレーションにより評価した。その結果、単相電源方式が、ハードウェア量についてもエネルギー効率についても最も優れていることが明らかとなった。 |
抄録(英) | In recent years, superconducting circuits have attracted attention because of the limitation of CMOS circuit technology. However, it is challenging to construct a large-scale memory by only using the superconducting circuit. To overcome this, a Josephson-CMOS hybrid memory using CMOS memory cells has been proposed [1]. In this study, we reduced the energy consumption of the Josephson-CMOS hybrid memory by using an adiabatic CMOS circuit using transmission gates. The adiabatic CMOS concept is adopted in a decoder design, where its energy consumption occupies about 30% of that of the Josephson-CMOS hybrid memory. We investigated the relationship between a phase number of power supplies and the energy efficiency in 8-bit adiabatic CMOS decoders by circuit simulations. We found that a single-phase power supply method is the most efficient in terms of hardware cost and energy efficiency. |
キーワード(和) | ジョセフソン/CMOSメモリ / 断熱CMOS回路 / トランスミッションゲート / 多相電源 |
キーワード(英) | Josephson-CMOS hybrid memory / adiabatic CMOS circuit / transmission gates / phase number of power supplies |
資料番号 | SCE2019-49 |
発行日 | 2020-01-09 (SCE) |
研究会情報 | |
研究会 | SCE |
---|---|
開催期間 | 2020/1/16(から2日開催) |
開催地(和) | 横浜市開港記念会館 |
開催地(英) | |
テーマ(和) | 超伝導エレクトロニクス一般 |
テーマ(英) | |
委員長氏名(和) | 神代 暁(産総研) |
委員長氏名(英) | Satoshi Kohjiro(AIST) |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | 竹内 尚輝(横浜国大) / 三木 茂人(NICT) |
幹事氏名(英) | Naoki Takeuchi(Yokohama National Univ.) / Shigehito Miki(NICT) |
幹事補佐氏名(和) | 赤池 宏之(大同大) |
幹事補佐氏名(英) | Hiroyuki Akaike(Daido Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Superconductive Electronics |
---|---|
本文の言語 | ENG-JTITLE |
タイトル(和) | [ポスター講演]SFQ/CMOSハイブリッドメモリ用断熱的パストランジスタデコーダの低消費電力化の研究 |
サブタイトル(和) | |
タイトル(英) | [Poster Presentation] Study of low power consumption of adiabatic pass transistor decoder for Josephson-CMOS Hybrid Memories |
サブタイトル(和) | |
キーワード(1)(和/英) | ジョセフソン/CMOSメモリ / Josephson-CMOS hybrid memory |
キーワード(2)(和/英) | 断熱CMOS回路 / adiabatic CMOS circuit |
キーワード(3)(和/英) | トランスミッションゲート / transmission gates |
キーワード(4)(和/英) | 多相電源 / phase number of power supplies |
第 1 著者 氏名(和/英) | 岡本 優 / Yu Okamoto |
第 1 著者 所属(和/英) | 横浜国立大学(略称:横浜国大) Yokohama National University(略称:Yokohama Natl. Univ.) |
第 2 著者 氏名(和/英) | 弘中 祐樹 / Yuki Hironaka |
第 2 著者 所属(和/英) | 横浜国立大学(略称:横浜国大) Yokohama National University(略称:Yokohama Natl. Univ.) |
第 3 著者 氏名(和/英) | 吉川 信行 / Nobuyuki Yoshikawa |
第 3 著者 所属(和/英) | 横浜国立大学(略称:横浜国大) Yokohama National University(略称:Yokohama Natl. Univ.) |
発表年月日 | 2020-01-17 |
資料番号 | SCE2019-49 |
巻番号(vol) | vol.119 |
号番号(no) | SCE-369 |
ページ範囲 | pp.79-81(SCE), |
ページ数 | 3 |
発行日 | 2020-01-09 (SCE) |