講演名 2020-01-24
26-bit 400-neuron 0.3-ksps レザバーコンピューティング向けFORCE学習FPGAコア
南川 滉瑛(北大), 鈴木 駿也(北大), 赤井 恵(北大), 浅井 哲也(北大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) レザーバーコンピューティング(Reservoir computing:RC)は複雑な時系列データの予測が可能なリカ レントニューラルネットワーク(Recurrent Neural Network:RNN)の一種である。リザーバーコンピューティング は学習部分が出力層の重みだけのため RNN と比較して計算量も少なく、小さい電力での学習が期待される。リザー バーコンピューティングを学習するためには逆行列演算が必要不可欠であるが、逆行列演算はハードウェア実装の面 において電力的にもリソース的にもコストが大きい。一方で、Sussillo and Abbott が提案した FORCE 学習法を用い ることで逆行列演算に相当する行列演算を行うだけで学習計算が可能になる。本研究では、FORCE 学習を用いて低 消費電力で駆動するリザーバーコンピューティングを学習するための専用のアーキテクチャを FPGA を用いて実装す る。なるべく安価な FPGA での動作、すなわち加算器などを含んだロジックエレメント、レジスタ、乗算器の数がで きる限り少なくなることを目標としアーキテクチャの設計を行った。実際にボードの作成を行い、精度や消費電力の 観点から評価を行った。
抄録(英) Reservoir Computing (RC) is a type of Recurrent Neural Network (RNN) and are used for processing time series. Since the learning part is only the weight of the output layer and the amount of calculation is smaller than that of the RNN, the reservoir computing is expected to learn with low power. Inverse matrix is required to learn in an RC, and numerous resources are required to implement the hardware. However, by using FORCE learning [1], calculations can be performed only with matrix operation without using inverse matrix operation. In this study, we implement a dedicated architecture for learning reservoir computing that drives with low power consumption using FORCE learning with FPGA. We designed the architecture to operate on the cheapest possible FPGA. The board was actually created and evaluated from the viewpoint of accuracy and power consumption.
キーワード(和) ニューラルネットワーク / レザバーコンピューティング / FPGA / 省電力
キーワード(英) Neural Network / Reservoir Computing / FPGA / Power saving
資料番号 NLP2019-98
発行日 2020-01-16 (NLP)

研究会情報
研究会 NLP / NC
開催期間 2020/1/23(から3日開催)
開催地(和) 宮古島マリンターミナル
開催地(英) Miyakojima Marine Terminal
テーマ(和) NC, NLP, 一般
テーマ(英)
委員長氏名(和) 黒川 弘章(東京工科大) / 庄野 逸(電通大)
委員長氏名(英) Hiroaki Kurokawa(Tokyo Univ. of Tech.) / Hayaru Shouno(UEC)
副委員長氏名(和) 夏目 季代久(九工大) / 鮫島 和行(玉川大)
副委員長氏名(英) Kiyohisa Natsume(Kyushu Inst. of Tech.) / Kazuyuki Samejima(Tamagawa Univ)
幹事氏名(和) 木村 貴幸(日本工大) / 立野 勝巳(九工大) / 吉本 潤一郎(奈良先端大) / 安部川 直稔(NTT)
幹事氏名(英) Takayuki Kimura(Nippon Inst. of Tech.) / Katsumi Tateno(Kyushu Inst. of Tech.) / Junichiro Yoshimoto(NAIST) / Naotoshi Abekawa(NTT)
幹事補佐氏名(和) 島田 裕(埼玉大) / 佐村 俊和(山口大) / 篠崎 隆志(NICT) / 瀧山 健(東京農工大)
幹事補佐氏名(英) Yutaka Shimada(Saitama Univ.) / Toshikaza Samura(Yamaguchi Univ.) / Takashi Shinozaki(NICT) / Ken Takiyama(TUAT)

講演論文情報詳細
申込み研究会 Technical Committee on Nonlinear Problems / Technical Committee on Neurocomputing
本文の言語 JPN
タイトル(和) 26-bit 400-neuron 0.3-ksps レザバーコンピューティング向けFORCE学習FPGAコア
サブタイトル(和)
タイトル(英) 26-bit 400-neuron 0.3-ksps FORCE Learning FPGA Core for Reservoir Computing
サブタイトル(和)
キーワード(1)(和/英) ニューラルネットワーク / Neural Network
キーワード(2)(和/英) レザバーコンピューティング / Reservoir Computing
キーワード(3)(和/英) FPGA / FPGA
キーワード(4)(和/英) 省電力 / Power saving
第 1 著者 氏名(和/英) 南川 滉瑛 / koyo Minamikawa
第 1 著者 所属(和/英) 北海道大学(略称:北大)
Hokkaido University(略称:Hokkaido Univ.)
第 2 著者 氏名(和/英) 鈴木 駿也 / Shunya Suzuki
第 2 著者 所属(和/英) 北海道大学(略称:北大)
Hokkaido University(略称:Hokkaido Univ.)
第 3 著者 氏名(和/英) 赤井 恵 / Megumi Akai-Kasaya
第 3 著者 所属(和/英) 北海道大学(略称:北大)
Hokkaido University(略称:Hokkaido Univ.)
第 4 著者 氏名(和/英) 浅井 哲也 / Tetsuya asai
第 4 著者 所属(和/英) 北海道大学(略称:北大)
Hokkaido University(略称:Hokkaido Univ.)
発表年月日 2020-01-24
資料番号 NLP2019-98
巻番号(vol) vol.119
号番号(no) NLP-381
ページ範囲 pp.67-72(NLP),
ページ数 6
発行日 2020-01-16 (NLP)