講演名 | 2020-01-22 ベクトルプロセッサからFPGAへのタスクオフロードに関する一考察 土方 康平(東北大), 上野 知洋(理研), 江川 隆輔(東北大), 滝沢 寛之(東北大), 佐野 健太郎(理研), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本論文は,ベクトル計算機であるNEC SX-Aurora TSUBASA (SX-AT)に搭載されるベクトルプロセッサ,Vector Engine (VE)が苦手とする計算処理をFPGAにオフロードし,それによって期待される性能向上を定量的に議論する.SX-ATにはVEがPeripheral Component Interconnect Express (PCIe)カード上に搭載されている.本論文では,SX-ATにFPGAボードを搭載することで,PCIeを介したVEとFPGAの連携機構を構築する.VEのPCIデバイス専用APIとFPGA上に実装したDirect Memory Access (DMA)モジュールを用いて,VEとFPGAのメモリにおけるデータの転送を実現する.測定したデータ転送の遅延と帯域に基づき,VEからFPGAへのタスクオフロードの可能性を考察する.本稿においては,タスクの一例としてデータの圧縮処理をFPGAにオフロードすることを考え,VEノードの実質的な帯域の向上という観点から,タスクオフロードの有用性を議論する. |
抄録(英) | |
キーワード(和) | FPGA / ベクトルプロセッサ / 圧縮 / 通信 |
キーワード(英) | |
資料番号 | VLD2019-55,CPSY2019-53,RECONF2019-45 |
発行日 | 2020-01-15 (VLD, CPSY, RECONF) |
研究会情報 | |
研究会 | IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC |
---|---|
開催期間 | 2020/1/22(から3日開催) |
開催地(和) | 慶応義塾大学 日吉キャンパス 来往舎 |
開催地(英) | Raiosha, Hiyoshi Campus, Keio University |
テーマ(和) | FPGA応用および一般 |
テーマ(英) | FPGA Applications, etc. |
委員長氏名(和) | 田宮 豊(富士通研) / 柴田 裕一郎(長崎大) / 戸川 望(早大) / 入江 英嗣(東大) / 井上 弘士(九大) |
委員長氏名(英) | Yutaka Tamiya(Fujitsu Lab.) / Yuichiro Shibata(Nagasaki Univ.) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Hiroshi Inoue(Kyushu Univ.) |
副委員長氏名(和) | / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 福田 大輔(富士通研) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) |
副委員長氏名(英) | / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) |
幹事氏名(和) | 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 小平 行秀(会津大) / 桜井 祐市(日立) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
幹事氏名(英) | Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
幹事補佐氏名(和) | / 小林 悠記(NEC) / 中原 啓貴(東工大) / 池田 一樹(日立) / 有間 英志(東大) / 小川 周吾(日立) |
幹事補佐氏名(英) | / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Kazuki Ikeda(Hitachi) / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) |
講演論文情報詳細 | |
申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture |
---|---|
本文の言語 | JPN |
タイトル(和) | ベクトルプロセッサからFPGAへのタスクオフロードに関する一考察 |
サブタイトル(和) | |
タイトル(英) | Task offloading from vector processor to FPGA through PCIe connection |
サブタイトル(和) | |
キーワード(1)(和/英) | FPGA |
キーワード(2)(和/英) | ベクトルプロセッサ |
キーワード(3)(和/英) | 圧縮 |
キーワード(4)(和/英) | 通信 |
第 1 著者 氏名(和/英) | 土方 康平 / Kohei Hijikata |
第 1 著者 所属(和/英) | 東北大学(略称:東北大) Tohoku University(略称:Tohoku Univ.) |
第 2 著者 氏名(和/英) | 上野 知洋 / Tomohiro Ueno |
第 2 著者 所属(和/英) | 理化学研究所(略称:理研) Institute of Physical and Chemical Research(略称:RIKEN) |
第 3 著者 氏名(和/英) | 江川 隆輔 / Ryusuke Egawa |
第 3 著者 所属(和/英) | 東北大学(略称:東北大) Tohoku University(略称:Tohoku Univ.) |
第 4 著者 氏名(和/英) | 滝沢 寛之 / Hiroyuki Takizawa |
第 4 著者 所属(和/英) | 東北大学(略称:東北大) Tohoku University(略称:Tohoku Univ.) |
第 5 著者 氏名(和/英) | 佐野 健太郎 / Kentaro Sano |
第 5 著者 所属(和/英) | 理化学研究所(略称:理研) Institute of Physical and Chemical Research(略称:RIKEN) |
発表年月日 | 2020-01-22 |
資料番号 | VLD2019-55,CPSY2019-53,RECONF2019-45 |
巻番号(vol) | vol.119 |
号番号(no) | VLD-371,CPSY-372,RECONF-373 |
ページ範囲 | pp.7-11(VLD), pp.7-11(CPSY), pp.7-11(RECONF), |
ページ数 | 5 |
発行日 | 2020-01-15 (VLD, CPSY, RECONF) |