| 講演名 | 2020-01-22 ハードウェア実装に適した畳込みニューラルネットワークのフィルタに関する比較 秋元 宏介(東工大), 佐田 悠生(東工大), 佐藤 真平(東工大), 中原 啓貴(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 畳込みニューラルネットワークは画像認識において高い精度を持ち,学習された多くのフィルタはガボールフィルタと類似する役割を持つことが知られている.入力画像の向きやスケールに対し頑健性のあるモデル構成を目的として,ガボールフィルタを畳込み演算処理に代用する手法が提案されている.また,チャネルシフト演算による近似法も提案されている.本研究では畳込みニューラルネットワークのカーネルを空間方向とチャネル方向に分割したSeparableConvolution 演算に着目し,空間方向の畳込み演算の精度改善と積和演算量削減を目的としたこれらの近似法の比較を行う.また組み込み機器への応用に向けた GPU より低消費電力,低レイテンシで演算を行う FPGA に適した設計法を提案する.バッチ正規化演算回路を再利用することにより,ガボールフィルタを適用した畳込み演算に対する計算リソースのオーバヘッドが生じないことを示す. Xilinx 社 SDSoC2018.2.2 を用いて ZCU104 評価ボードに畳込み禁じ回路を実装した.ガボールフィルタを用いたことによる FPGA 回路の面積オーバヘッドは無く, CamVid データセットにおいて認識精度が 1.3% 向上した. |
| 抄録(英) | Convolutional neural networks have high recognition accuracy in computer vision task, and many of the learned filters are known to be similar to gabor filters. For the purpose of constructing a model that is robust to the orientation and scale of the input image, a method that uses a gabor filter for convolution processing has already been proposed. Also, a channel shift appoximation has been proposed. In this paper, we compare a light-weight convolution toward a dedicated CNN accelerator. This paper proposes a design method for FPGAs that performs computations with lower power consumption and lower latency than GPUs for device applications. Since we reuse the batch normalization circuit, there is no computational resource overhead for convolution operations using Gabor filters. We implement the proposed CNN on ZCU104 evaluation board by using Xilinx SDSoC 2018.2.2 and CamVid dataset. The experimental results show that there is no increase of FPGA area with 1.3 point better accuracy (mIoU) compared to a conventional MobileNet. |
| キーワード(和) | 畳込みニューラルネットワーク / ガボールフィルタ / MobileNet / ShiftNet / FPGA / 意味的領域分割 |
| キーワード(英) | Convolutional Neural Network / Gabor Filter / MobileNet / ShiftNet / FPGA / Semantic Segmentation |
| 資料番号 | VLD2019-64,CPSY2019-62,RECONF2019-54 |
| 発行日 | 2020-01-15 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC |
|---|---|
| 開催期間 | 2020/1/22(から3日開催) |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 田宮 豊(富士通研) / 柴田 裕一郎(長崎大) / 戸川 望(早大) / 入江 英嗣(東大) / 井上 弘士(九大) |
| 委員長氏名（英） | Yutaka Tamiya(Fujitsu Lab.) / Yuichiro Shibata(Nagasaki Univ.) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 福田 大輔(富士通研) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) |
| 副委員長氏名（英） | / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) |
| 幹事氏名（和） | 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 小平 行秀(会津大) / 桜井 祐市(日立) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | / 小林 悠記(NEC) / 中原 啓貴(東工大) / 池田 一樹(日立) / 有間 英志(東大) / 小川 周吾(日立) |
| 幹事補佐氏名（英） | / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Kazuki Ikeda(Hitachi) / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハードウェア実装に適した畳込みニューラルネットワークのフィルタに関する比較 |
| サブタイトル（和） | |
| タイトル（英） | A Comparison of Filter for Convolutional Neural Network towards Hardware Implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 畳込みニューラルネットワーク / Convolutional Neural Network |
| キーワード(2)（和/英） | ガボールフィルタ / Gabor Filter |
| キーワード(3)（和/英） | MobileNet / MobileNet |
| キーワード(4)（和/英） | ShiftNet / ShiftNet |
| キーワード(5)（和/英） | FPGA / FPGA |
| キーワード(6)（和/英） | 意味的領域分割 / Semantic Segmentation |
| 第 1 著者 氏名（和/英） | 秋元 宏介 / Kosuke Akimoto |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 佐田 悠生 / Youki Sada |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 3 著者 氏名（和/英） | 佐藤 真平 / Shimpei Sato |
| 第 3 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 4 著者 氏名（和/英） | 中原 啓貴 / Hiroki Hakahara |
| 第 4 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2020-01-22 |
| 資料番号 | VLD2019-64,CPSY2019-62,RECONF2019-54 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-371,CPSY-372,RECONF-373 |
| ページ範囲 | pp.61-66(VLD), pp.61-66(CPSY), pp.61-66(RECONF), |
| ページ数 | 6 |
| 発行日 | 2020-01-15 (VLD, CPSY, RECONF) |