| 講演名 | 2020-01-23 5段パイプラインのRISC-Vソフトプロセッサの設計と実装 宮崎 広夢(東工大), 金森 拓斗(東工大), Md Ashraful Islam(東工大), 吉瀬 謙二(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，RISC-Vの基本命令セットであるRV32IをサポートするFPGA向けに最適化された5段パイプラインのRISC-Vソフトプロセッサを提案する．典型的な5段パイプラインのプロセッサの構成で性能低下の要因になり得るクリティカルパスを示す．特に分岐予測機構を含む命令フェッチに対して最適化が必要である．この典型的なプロセッサの構成と比較して，提案プロセッサに適用する動作周波数の向上のための有効な最適化手法を提案する．この提案プロセッサをVerilog HDLで実装し，IPC，動作周波数，ハードウェア量とプロセッサ性能を評価する．評価結果より，提案プロセッサが関連研究と比較して，平均で27.4%の性能向上を達成する． |
| 抄録(英) | In this paper, we propose a RISC-V soft processor adopting five-stage pipelining optimized for FPGAs that support RV32I, the RISC-V basic instruction set. We show critical paths that can cause performance degradation using the configuration of a typical five-stage pipelining processor. In particular, we need to optimize the instruction fetching stage including the branch prediction mechanism. Compared with this configuration of a typical processor, we propose effective optimization methods applied to the proposed processor for improving the operating frequency. We implement this proposed processor in Verilog HDL and evaluate IPC, operating frequency, hardware resource and processor performance. From the evaluation results, the proposed processor achieves an average performance improvement of 27.4% compared with the related research. |
| キーワード(和) | ソフトプロセッサ / RISC-V / FPGA / RV32I / 5段パイプライン / Verilog HDL |
| キーワード(英) | Soft processor / RISC-V / FPGA / RV32I / Five-stage pipelining / Verilog HDL |
| 資料番号 | VLD2019-73,CPSY2019-71,RECONF2019-63 |
| 発行日 | 2020-01-15 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC |
|---|---|
| 開催期間 | 2020/1/22(から3日開催) |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 田宮 豊(富士通研) / 柴田 裕一郎(長崎大) / 戸川 望(早大) / 入江 英嗣(東大) / 井上 弘士(九大) |
| 委員長氏名（英） | Yutaka Tamiya(Fujitsu Lab.) / Yuichiro Shibata(Nagasaki Univ.) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Hiroshi Inoue(Kyushu Univ.) |
| 副委員長氏名（和） | / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 福田 大輔(富士通研) / 鯉渕 道紘(NII) / 中島 耕太(富士通研) |
| 副委員長氏名（英） | / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.) |
| 幹事氏名（和） | 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 小平 行秀(会津大) / 桜井 祐市(日立) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | / 小林 悠記(NEC) / 中原 啓貴(東工大) / 池田 一樹(日立) / 有間 英志(東大) / 小川 周吾(日立) |
| 幹事補佐氏名（英） | / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Kazuki Ikeda(Hitachi) / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 5段パイプラインのRISC-Vソフトプロセッサの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and implementation of a RISC-V soft processor adopting five-stage pipelining |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ソフトプロセッサ / Soft processor |
| キーワード(2)（和/英） | RISC-V / RISC-V |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | RV32I / RV32I |
| キーワード(5)（和/英） | 5段パイプライン / Five-stage pipelining |
| キーワード(6)（和/英） | Verilog HDL / Verilog HDL |
| 第 1 著者 氏名（和/英） | 宮崎 広夢 / Hiromu Miyazaki |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 金森 拓斗 / Takuto Kanamori |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 3 著者 氏名（和/英） | Md Ashraful Islam / Md Ashraful Islam |
| 第 3 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 4 著者 氏名（和/英） | 吉瀬 謙二 / Kenji Kise |
| 第 4 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2020-01-23 |
| 資料番号 | VLD2019-73,CPSY2019-71,RECONF2019-63 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | VLD-371,CPSY-372,RECONF-373 |
| ページ範囲 | pp.123-128(VLD), pp.123-128(CPSY), pp.123-128(RECONF), |
| ページ数 | 6 |
| 発行日 | 2020-01-15 (VLD, CPSY, RECONF) |