講演名 2020-01-23
Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装
三浦 順也(東工大), 宮崎 広夢(東工大), 吉瀬 謙二(東工大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) RISC-Vはカリフォルニア大学バークレー校で開発された命令セットアーキテクチャであり,RISC-Vを使用したプロセッサを自由に作成,公開することができる.このため,現在までに様々なプロセッサコアやSystem on Chipが公開されている.しかしながら,手軽にOSの起動を試すことが可能な公開されているRISC-Vのコンピュータシステムは少ない.そこで,我々はFPGAをターゲットとした新しいRISC-VのコンピュータシステムをVerilog HDLを用いて実装する.このシステムは少ないハードウェア資源でFPGA上に実装可能であり,安価なFPGAでの利用やアクセラレータの導入によるカスタマイズが可能になる.本稿ではこのRISC-Vのコンピュータシステムの開発で得られた知見とその活用方法について述べる.
抄録(英) RISC-V is an instruction set architecture developed at the University of California, Berkeley. Processors using RISC-V can be created and released freely. Because of this, various processor cores and System on Chip have been released so far. However, there are few public RISC-V computer systems that can boot OS and be try easily. Therefore, we implemented a new RISC-V computer system targeting FPGAs in Verilog HDL. This system can be implemented on an FPGA with few hardware resources, and can be used on low cost FPGAs or customized by introducing an accelerator. This paper describes the knowledge gained from the development of this RISC-V computer system and how to use it.
キーワード(和) RISC-V / FPGA / コンピュータシステム / Linux / Processor / Verilog HDL
キーワード(英) RISC-V / FPGA / Computer System / Linux / Processor / Verilog HDL
資料番号 VLD2019-72,CPSY2019-70,RECONF2019-62
発行日 2020-01-15 (VLD, CPSY, RECONF)

研究会情報
研究会 IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC
開催期間 2020/1/22(から3日開催)
開催地(和) 慶応義塾大学 日吉キャンパス 来往舎
開催地(英) Raiosha, Hiyoshi Campus, Keio University
テーマ(和) FPGA応用および一般
テーマ(英) FPGA Applications, etc.
委員長氏名(和) 田宮 豊(富士通研) / 柴田 裕一郎(長崎大) / 戸川 望(早大) / 入江 英嗣(東大) / 井上 弘士(九大)
委員長氏名(英) Yutaka Tamiya(Fujitsu Lab.) / Yuichiro Shibata(Nagasaki Univ.) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Hiroshi Inoue(Kyushu Univ.)
副委員長氏名(和) / 佐野 健太郎(理研) / 山口 佳樹(筑波大) / 福田 大輔(富士通研) / 鯉渕 道紘(NII) / 中島 耕太(富士通研)
副委員長氏名(英) / Kentaro Sano(RIKEN) / Yoshiki Yamaguchi(Tsukuba Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Kota Nakajima(Fujitsu Lab.)
幹事氏名(和) 土谷 亮(滋賀県大) / 岩崎 裕江(NTT) / 佐々木 通(三菱電機) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 小平 行秀(会津大) / 桜井 祐市(日立) / 津邑 公暁(名工大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ)
幹事氏名(英) Akira Tsuchiya(Univ. Shiga Prefecture) / Hiroe Iwasaki(NTT) / Toru Sasaki(Mitsubishi Electric) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yukihide Kohira(Univ. of Aizu) / Yuichi Sakurai(Hitachi) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory)
幹事補佐氏名(和) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 池田 一樹(日立) / 有間 英志(東大) / 小川 周吾(日立)
幹事補佐氏名(英) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Kazuki Ikeda(Hitachi) / Eiji Arima(Univ. of Tokyo) / Shugo Ogawa(Hitachi)

講演論文情報詳細
申込み研究会 Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture
本文の言語 JPN
タイトル(和) Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装
サブタイトル(和)
タイトル(英) Design and implementation of a RISC-V computer system running Linux in Verilog HDL
サブタイトル(和)
キーワード(1)(和/英) RISC-V / RISC-V
キーワード(2)(和/英) FPGA / FPGA
キーワード(3)(和/英) コンピュータシステム / Computer System
キーワード(4)(和/英) Linux / Linux
キーワード(5)(和/英) Processor / Processor
キーワード(6)(和/英) Verilog HDL / Verilog HDL
第 1 著者 氏名(和/英) 三浦 順也 / Junya Miura
第 1 著者 所属(和/英) 東京工業大学(略称:東工大)
Tokyo Institute of Technology(略称:Tokyo Tech)
第 2 著者 氏名(和/英) 宮崎 広夢 / Hiromu Miyazaki
第 2 著者 所属(和/英) 東京工業大学(略称:東工大)
Tokyo Institute of Technology(略称:Tokyo Tech)
第 3 著者 氏名(和/英) 吉瀬 謙二 / Kenji Kise
第 3 著者 所属(和/英) 東京工業大学(略称:東工大)
Tokyo Institute of Technology(略称:Tokyo Tech)
発表年月日 2020-01-23
資料番号 VLD2019-72,CPSY2019-70,RECONF2019-62
巻番号(vol) vol.119
号番号(no) VLD-371,CPSY-372,RECONF-373
ページ範囲 pp.117-122(VLD), pp.117-122(CPSY), pp.117-122(RECONF),
ページ数 6
発行日 2020-01-15 (VLD, CPSY, RECONF)