| 講演名 | 2020-01-30 ［招待講演］MOSアナログLSI回路のサインオフ検証の適正化 小川 公裕(サクセスインターナショナル), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証では、デジタル回路のサインオフとは異なる検証方法が必要な事は以前から知られている。特にデジタルで使われる Fast/Slow と言う Ids の Max/Min だけに着目した基準では正しい検証が出来ない。しかしながら、日本の設計現場では相変わらずデジタルと同じ考えでの検証方法が伝統的に使い続けられていて、検証が正しく出来ていないため、結果的にオーバースペック、アンダースペックの問題を起こしていると推測される。この講演では、その問題点を再確認し、あるべき検証の姿を示す。アナログ設計検証現場への一石となることを願っております。 |
| 抄録(英) | In analog MOS circuit sign-off verification to guarantee design yield, it is well known that analog oriented methodology is mandatory, different from digital sign-off. Especially, Fast/Slow metric for digital considering only Max/Min of Ids is not good enough for analog. However, in Japanese analog design, the traditional sign-off methodology based on digital is still widely used, therefore I guess analog sign-off sometimes has some problems such as over-spec or under-spec. In this presentation, I will show the drawbacks of digital sign-off and the recommended analog sign-off. I hope this will make a turning point for Japanese analog designers. |
| キーワード(和) | MOSアナログ回路 / サインオフ / Fast/Slowコーナー / 設計歩留まり |
| キーワード(英) | MOS Analog Circuit / Sign-off / Fast/Slow Corner / Design Yield |
| 資料番号 | CAS2019-70,ICTSSL2019-39 |
| 発行日 | 2020-01-23 (CAS, ICTSSL) |
| 研究会情報 | |
| 研究会 | ICTSSL / CAS |
|---|---|
| 開催期間 | 2020/1/30(から2日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | 学生セッション，一般 |
| テーマ（英） | |
| 委員長氏名（和） | 不破 泰(信州大) / 山脇 大造(日立) |
| 委員長氏名（英） | Yasushi Fuwa(Sinshu Univ.) / Taizo Yamawaki(Hitachi) |
| 副委員長氏名（和） | 田村 裕(中大) / 和田 友孝(関西大) / 高島 康裕(北九州市大) |
| 副委員長氏名（英） | Hiroshi Tamura(Chuo Univ.) / Tomotaka Wada(Kansai Univ.) / Yasuhiro Takashima(Univ. of Kitakyushu) |
| 幹事氏名（和） | 佐藤 大輔(NTT) / 大塚 晃(事業創造大) / 中村 洋平(日立) / 佐藤 隆英(山梨大) |
| 幹事氏名（英） | Daisuke Sato(NTT) / Akira Otsuka(Jigyo) / Yohei Nakamura(Hitachi) / Takahide Sato(Yamanashi Univ.) |
| 幹事補佐氏名（和） | 横山 俊一(防災科学技術研) / 佐藤 弘樹(ソニーLSIデザイン) / 山口 基(ルネサスエレクトロニクス) |
| 幹事補佐氏名（英） | Shunichi Yokoyama(NIED) / Hiroki Sato(Sony LSI Design) / Motoi Yamaguchi(Renesas Electronics) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Information and Communication Technologies for Safe and Secure Life / Technical Committee on Circuits and Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］MOSアナログLSI回路のサインオフ検証の適正化 |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] A Proposal of MOS LSI Analog Sign-Off Verification. |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MOSアナログ回路 / MOS Analog Circuit |
| キーワード(2)（和/英） | サインオフ / Sign-off |
| キーワード(3)（和/英） | Fast/Slowコーナー / Fast/Slow Corner |
| キーワード(4)（和/英） | 設計歩留まり / Design Yield |
| 第 1 著者 氏名（和/英） | 小川 公裕 / Kimihiro Ogawa |
| 第 1 著者 所属（和/英） | サクセスインターナショナル株式会社(略称：サクセスインターナショナル) Success International Inc.(略称：Success Inc.) |
| 発表年月日 | 2020-01-30 |
| 資料番号 | CAS2019-70,ICTSSL2019-39 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | CAS-400,ICTSSL-401 |
| ページ範囲 | pp.35-41(CAS), pp.35-41(ICTSSL), |
| ページ数 | 7 |
| 発行日 | 2020-01-23 (CAS, ICTSSL) |