| 講演名 | 2019-11-01 TERO-based TRNGに対する周波数注入攻撃時の出力ビット推定手法に関する基礎検討 大須賀 彩希(奈良先端大), 藤本 大介(奈良先端大), 林 優一(奈良先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | リングオシレータ（RO）をエントロピー源に使用した真性乱数生成器（TRNG）は論理ゲートのみで構成可能なことから、多くのデバイスで使用されている。そのため、攻撃により乱数性の低下が生じた場合、システムのセキュリティに影響を与える可能性がある。これまで、上述のTRNGに対する物理攻撃として、乱数の一様性を低下させる攻撃手法が提案されてきた。一方、乱数性の要件の一つである予測不可能性に対する攻撃の実現可能性については十分に議論されておらず、仮に出力ビットの一部が推定できた場合はセキュリティに使用される乱数のエントロピーを大きく低下させ、脅威となる可能性がある。本稿では、TRNGの予測不可能性への攻撃として、出力ビットを推定する手法について基礎検討を行う。具体的には、一様性を低下させる攻撃手法の一つである周波数注入攻撃と攻撃によって一様性が低下したTRNGの動作の取得を組み合わせ、出力ビット列の一部を推定可能であることを示す。 |
| 抄録(英) | True random number generators (TRNGs) based on ring oscillators (ROs) are employed in many devices because they can be constructed by logic gates. If a RO-based TRNG is attacked and the randomness is reduced, the system security is affected. As physical attacks on the TRNG, conventional studies mainly focused on reducing the uniformity of random numbers. On the other hand, the feasibility of an attack against the unpredictability of random numbers, which is one of the requirements for randomness, has not been fully discussed. If some of the output bits can be estimated, the entropy of random numbers used for security can be significantly reduced, which is a serious security threat. In this paper, we investigated the possibility of an attack against the unpredictability of TRNG. Specifically, we evaluated the feasibility of estimating the output bits by using the frequency injection attack, which is used to degrade uniformity, and observing changes in TRNG operation caused by attacks. |
| キーワード(和) | 真性乱数生成器 / サイドチャネル攻撃 |
| キーワード(英) | True random number generator / Side-channel attack |
| 資料番号 | HWS2019-62,ICD2019-23 |
| 発行日 | 2019-10-25 (HWS, ICD) |
| 研究会情報 | |
| 研究会 | HWS / ICD |
|---|---|
| 開催期間 | 2019/11/1(から1日開催) |
| 開催地（和） | DNPなんばSSビル |
| 開催地（英） | DNP Namba SS Bld. |
| テーマ（和） | ハードウェアセキュリティ，一般 |
| テーマ（英） | Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 永田 真(神戸大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Nagata(Kobe Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 高橋 真史(東芝メモリ) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Masafumi Takahashi(Toshiba-memory) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) |
| 幹事補佐氏名（和） | / 廣瀬 哲也(阪大) / 新居 浩二(フローディア) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | / Tetsuya Hirose(Osaka Univ.) / Koji Nii(Floadia) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | TERO-based TRNGに対する周波数注入攻撃時の出力ビット推定手法に関する基礎検討 |
| サブタイトル（和） | |
| タイトル（英） | Fundamental study on an estimation method of output bits from TERO-based TRNG during frequency injection attack |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 真性乱数生成器 / True random number generator |
| キーワード(2)（和/英） | サイドチャネル攻撃 / Side-channel attack |
| 第 1 著者 氏名（和/英） | 大須賀 彩希 / Saki Osuka |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute Science and Technology(略称：NAIST) |
| 第 2 著者 氏名（和/英） | 藤本 大介 / Daisuke Fujimoto |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute Science and Technology(略称：NAIST) |
| 第 3 著者 氏名（和/英） | 林 優一 / Yuichi Hayashi |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute Science and Technology(略称：NAIST) |
| 発表年月日 | 2019-11-01 |
| 資料番号 | HWS2019-62,ICD2019-23 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | HWS-260,ICD-261 |
| ページ範囲 | pp.29-34(HWS), pp.29-34(ICD), |
| ページ数 | 6 |
| 発行日 | 2019-10-25 (HWS, ICD) |