| 講演名 | 2019-11-01 剰余数系を用いた同種写像暗号ハードウェアアーキテクチャの設計に関する検討 船越 秀隼(東北大), 上野 嶺(東北大), 本間 尚文(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では同種写像暗号の高効率ハードウェアアーキテクチャの設計を示す．提案アーキテクチャでは，同種写像暗号の計算の大部分を占める巨大標数の虚二次拡大体Fp2 上の乗算を効率的に実現するために，本稿で新たに設計する剰余数系(Q-RNS) に基づく剰余乗算器を用いる．提案乗算器は，Fp2 乗算をKaratsuba 法に基づいて効率的に行うことで低遅延にFp2 乗算を実現する．さらに，本稿では設計したデータパスをXilinx 社製FPGA KintexUltrascale+ に実装し，その結果から同種写像暗号実行時の性能見積もりを示す． |
| 抄録(英) | In this paper, we will propose an efficient hardware architecture of isogeny-based cryptography. The proposed architecture utilizes the newly designed multiplier over an imaginary finite field with a characteristic of a huge prime (i.e., Fp2 ) to efficiently perform the Fp2 multiplication that occupies most major part of the computation of isogeny-based cryptography. The proposed multiplier is based on an optimized residue number system (Q-RNS) and utilizes Karatsuba method to perform Fp2 multiplications in parallel. In this paper, we evaluate the designed datapath on Xilinx Kintex Ultrascale+, and show the estimation of latency when we realize an isogeny-based cryptography using the proposed multiplier. |
| キーワード(和) | 同種写像暗号 / 剰余数系モンゴメリ剰余乗算 / ハードウェア実装 / 耐量子計算機暗号 |
| キーワード(英) | Isogeny-based cryptogaphy / Montgomery Residue Number System(RNS) multiplication / Hardware implementation / Post-quantum cryptography |
| 資料番号 | HWS2019-60,ICD2019-21 |
| 発行日 | 2019-10-25 (HWS, ICD) |
| 研究会情報 | |
| 研究会 | HWS / ICD |
|---|---|
| 開催期間 | 2019/11/1(から1日開催) |
| 開催地（和） | DNPなんばSSビル |
| 開催地（英） | DNP Namba SS Bld. |
| テーマ（和） | ハードウェアセキュリティ，一般 |
| テーマ（英） | Hardware Security, etc. |
| 委員長氏名（和） | 川村 信一(東芝) / 永田 真(神戸大) |
| 委員長氏名（英） | Shinichi Kawamura(Toshiba) / Makoto Nagata(Kobe Univ.) |
| 副委員長氏名（和） | 池田 誠(東大) / 島崎 靖久(ルネサスエレクトロニクス) / 高橋 真史(東芝メモリ) |
| 副委員長氏名（英） | Makoto Ikeda(Univ. of Tokyo) / Yasuhisa Shimazaki(Renesas Electronics) / Masafumi Takahashi(Toshiba-memory) |
| 幹事氏名（和） | 国井 裕樹(セコム) / 小野 貴継(九大) / 夏井 雅典(東北大) / 柘植 政利(ソシオネクスト) |
| 幹事氏名（英） | Hiroki Kunii(SECOM) / Takatsugu Ono(Kyushu Univ.) / Masanori Natsui(Tohoku Univ.) / Masatoshi Tsuge(Socionext) |
| 幹事補佐氏名（和） | / 廣瀬 哲也(阪大) / 新居 浩二(フローディア) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | / Tetsuya Hirose(Osaka Univ.) / Koji Nii(Floadia) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 剰余数系を用いた同種写像暗号ハードウェアアーキテクチャの設計に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | A Design of Isogeny-Based Cryptographic Hardware Architecture Using Residue Number System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 同種写像暗号 / Isogeny-based cryptogaphy |
| キーワード(2)（和/英） | 剰余数系モンゴメリ剰余乗算 / Montgomery Residue Number System(RNS) multiplication |
| キーワード(3)（和/英） | ハードウェア実装 / Hardware implementation |
| キーワード(4)（和/英） | 耐量子計算機暗号 / Post-quantum cryptography |
| 第 1 著者 氏名（和/英） | 船越 秀隼 / Shuto Funakoshi |
| 第 1 著者 所属（和/英） | 東北大学電気通信研究所(略称：東北大) Research Institute of Electrical Communication Tohoku University(略称：RIEC Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 上野 嶺 / Rei Ueno |
| 第 2 著者 所属（和/英） | 東北大学電気通信研究所(略称：東北大) Research Institute of Electrical Communication Tohoku University(略称：RIEC Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 本間 尚文 / Naofumi Homma |
| 第 3 著者 所属（和/英） | 東北大学電気通信研究所(略称：東北大) Research Institute of Electrical Communication Tohoku University(略称：RIEC Tohoku Univ.) |
| 発表年月日 | 2019-11-01 |
| 資料番号 | HWS2019-60,ICD2019-21 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | HWS-260,ICD-261 |
| ページ範囲 | pp.19-24(HWS), pp.19-24(ICD), |
| ページ数 | 6 |
| 発行日 | 2019-10-25 (HWS, ICD) |