講演名 2019-11-08
[招待講演]強誘電体電界効果トランジスタの動的挙動のデバイスシミュレーション
服部 淳一(産総研), 池上 努(産総研), 福田 浩一(産総研), 太田 裕之(産総研), 右田 真司(産総研), 浅井 栄大(産総研),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ゲート・スタックに有する強誘電体膜の特性を利用する強誘電体電界効果トランジスタについて,その非定常状態における振る舞いを標準的なデバイス・シミュレーションの枠組みの中でシミュレーションする方法を提案する.この方法では,強誘電体における分極の振る舞いをLandau-Khalatnikov方程式で記述しており,これをPoisson方程式などのほかのデバイス支配方程式とともに解くことが可能になる.実際にデバイス・シミュレータに組み込み,例として強誘電体の負性容量状態を利用する負性容量トランジスタをシミュレーションする.
抄録(英) We propose a method to simulate the dynamic behavior of field-effect transistors (FETs) having ferroelectric materials in the gate stack and harnessing their ferroelectricity within the standard framework of device simulation. This method enables a device simulator to solve the Landau-Khalatnikov equation describing the behavior of the polarization in ferroelectric materials together with the other equations governing FETs such as Poisson's equation. We incorporate this method into our original homemade device simulator and realize the simulation of FETs harnessing the negative capacitance of ferroelectric materials.
キーワード(和) 強誘電体 / 負性容量 / 電界効果トランジスタ / デバイスシミュレーション / TCAD
キーワード(英) ferroelectrics / negative capacitance / field-effect transistors / device simulation / TCAD
資料番号 SDM2019-74
発行日 2019-10-31 (SDM)

研究会情報
研究会 SDM
開催期間 2019/11/7(から2日開催)
開催地(和) 機械振興会館
開催地(英) Kikai-Shinko-Kaikan Bldg.
テーマ(和) プロセス・デバイス・回路シミュレーションおよび一般
テーマ(英) Process, Device, Circuit simulation, etc.
委員長氏名(和) 品田 高宏(東北大)
委員長氏名(英) Takahiro Shinada(Tohoku Univ.)
副委員長氏名(和) 平野 博茂(パナソニック・タワージャズ)
副委員長氏名(英) Hiroshige Hirano(TowerJazz Panasonic)
幹事氏名(和) 池田 浩也(静岡大) / 諸岡 哲(東芝メモリー)
幹事氏名(英) Hiroya Ikeda(Shizuoka Univ.) / Tetsu Morooka(TOSHIBA MEMORY)
幹事補佐氏名(和) 森 貴洋(産総研) / 小林 伸彰(日大)
幹事補佐氏名(英) Takahiro Mori(AIST) / Nobuaki Kobayashi(Nihon Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Silicon Device and Materials
本文の言語 JPN
タイトル(和) [招待講演]強誘電体電界効果トランジスタの動的挙動のデバイスシミュレーション
サブタイトル(和)
タイトル(英) [Invited Talk] Device Simulation of Dynamic Behavior of Ferroelectric Field-Effect Transistors
サブタイトル(和)
キーワード(1)(和/英) 強誘電体 / ferroelectrics
キーワード(2)(和/英) 負性容量 / negative capacitance
キーワード(3)(和/英) 電界効果トランジスタ / field-effect transistors
キーワード(4)(和/英) デバイスシミュレーション / device simulation
キーワード(5)(和/英) TCAD / TCAD
第 1 著者 氏名(和/英) 服部 淳一 / Junichi Hattori
第 1 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 2 著者 氏名(和/英) 池上 努 / Tsutomu Ikegami
第 2 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 3 著者 氏名(和/英) 福田 浩一 / Koichi Fukuda
第 3 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 4 著者 氏名(和/英) 太田 裕之 / Hiroyuki Ota
第 4 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 5 著者 氏名(和/英) 右田 真司 / Shinji Migita
第 5 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 6 著者 氏名(和/英) 浅井 栄大 / Hidehiro Asai
第 6 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
発表年月日 2019-11-08
資料番号 SDM2019-74
巻番号(vol) vol.119
号番号(no) SDM-273
ページ範囲 pp.27-32(SDM),
ページ数 6
発行日 2019-10-31 (SDM)